3. Реверсивные счетчики

(Слайд) Счетчик, способный выполнять и операцию суммирования импульсов, и операцию вычитания называется реверсивным.

Используя различные варианты прямого и обратного счета, можно получить реверсивный счетчик. Такое переключение осуществляется с использованием элементов И-ИЛИ, (рисунок 20.11) И-ИЛИ-НЕ (рисунок 20.12), которые устанавливаются между триггерами.

Рисунок 20.11 – Двоичный реверсивный счетчик с ключами 2И-2ИЛИ

(Слайд)

Рисунок 20.12 – Двоичный реверсивный счетчик с ключами 2И-2ИЛИ-НЕ

Управление процессом переключения осуществляется специальным сигналом Z (см. рисунок 20.12). При этом сигнал и на входе i-го триггера определяется выражением:

.

Если , получаем , т. е. вход i-го триггера подключается к инверсному выходу (i-1)-го триггера. Счетчик будет работать в режиме вычитания.

При имеем счетчик работает в режиме суммирования.

Реверсивный счетчик на функциональных схемах имеет два входа, обозначаемые соответственно +1 и «-1». Выбор одного из них осуществляется по значению сигнала . Примером реверсивного счетчика, выполненного в виде интегральной микросхемы, является 4-х разрядный двоичный счетчик 1553ИE17.

На рисунке (см. рисунок 18.8) показан другой вариант построения реверсивного счетчика. Возможны и другие варианты, использующие тот же самый принцип организации межразрядных связей.

При поступлении на вход логического нуля на выходы верхних по схеме элементов «И» поступает логическая единица и к инверсным динамическим входам триггеров подключены прямые входы предыдущих триггеров. Счетчик выполняет операцию суммирования. При подаче сигнала по входам триггеров (инверсным динамическим) подключается инверсный выход предыдущих триггеров и выполняется операция вычитания.

В рассмотренных счетчиках при последовательном соединении триггеров переключение каждого триггера может произойти только после переключения предыдущего. Поэтому они называются счетчиками с последовательным переносом. Такие счетчики отличаются простой схемой, но в то же время имеют наибольшее время установления выходного кода, которое к тому же является различным при различном состоянии счетчика.

(Слайд)

1. Двоичные и десятичные счетчики

(Слайд) Двоично-кодированные счетчики с произвольным модулем счета также называют счетчиками с произвольным коэффициентом пересчета.

Коэффициентом пересчета называют максимальное число, которое можно записать в этот счетчик. Все ранее рассмотренные счетчики имели коэффициент пересчета, равный , где – количество разрядов в счетчике.

Нередко на практике в цифровой технике необходимо создавать счетчики с модулями, отличным от , т. е счетчики с произвольным модулем. Из них наиболее часто встречаются двоично-десятичные счетчики с модулем счета , поскольку десятичная система счисления является общепринятой.

Счетчики с коэффициентом пересчета еще называют декадными. Методику построения счетчика с заданным коэффициентом пересчета рассмотрим на примере декадного счетчика.

(Слайд) Принцип построения декадного счетчика заключается в исключении у счетчика лишних состояний , число которых .

Потребное количество разрядов счетчика должно удовлетворять следующему условию

Для ( ) это условие выполняется при , т. е. для счетчика натуральных десятичных чисел необходим четырехразрядный двоичный счетчик с особой логикой работы. Схемная логика его отличается тем, что сброс в нуль происходит на каждом десятом входном сигнале. Ниже приведена таблица истинности для такого счетчика (таблица 21.1).

(Слайд)

Таблица 21.1 – Таблица истинности для декадного счетчика

	23	22	21	20
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	1

Анализ данных таблицы 21.1 показывает, что нужна логическая схема, которая по приходу десятого импульса переводит счетчик в нулевое (начальное) состояние. Переключательная функция для такой схемы равна:

Функциональная схема десятичного счетчика, удовлетворяющего таблице истинности (см. таблицу 21.1), показана на рисунке 21.1.

Рисунок 21.1 – Функциональная схема десятичного счетчика на JK-триггерах

Рассмотрим схему представленную на рисунке 21.1. Четырехразрядный двоичный счетчик имеет дополнительно 4-х входовый элемент 4И-НЕ, на входы которого подаются сигналы с выходов триггера . При появлении на синхронизирующем входе одиннадцатого по счету импульса триггера счетчика устанавливаются в состояние 1010, т. е.:

что соответствует

Тогда элемент 4И-НЕ через время, равное задержке распространения сигнала формирует на своем выходе нулевой сигнал сброса, который» поступая на асинхронные входы всех триггеров, принудительно устанавливает их в нулевое состояние. Далее начинается новый цикл счета.

Временные диаграммы, иллюстрирующие работу десятичного счетчика, представлены на рисунке 21.2.

Решение задачи управляемого сброса можно упростить. Например, при формировании двоично-десятичного счетчика обратим внимание, что единичные выходы берут с двух разрядов – первого и третьего. Тогда можно использовать двухвходовый элемент 2И-НЕ, подовая на его входы сигналы , а инверсные выходы с нулевого и второго разрядов счетчика не использовать.

(Слайд)

Рисунок 21.2 – Временные диаграммы десятичного счетчика

Таким образом, если все оставшиеся наборы двоичных кодов (11, 12, 13, 14 и 15) принять равными 1, то выражение может быть приведено к виду:

а его реализация предполагает коммутацию прямых выходов тех триггеров, которые достигают единичного значения к моменту прихода десятого импульса.

По такому принципу строится десятичный счетчик на микросхеме К555ИЕ5, имеющий два входа асинхронного сброса и (рисунок 21.3 а), объединенных операцией И-НЕ. Для выполнения десятичного счета достаточно входы , соединить с выходами .

(Слайд)

Рисунок 21.3 – Микросхемы десятичных счетчиков:

а) К555ИЕ5; б) К555ИЕ9

Ввиду особой важности десятичных счетчиков в стандартных сериях микросхем имеются другие десятичные счетчики. Например, микросхема К555ИЕ9 (рисунок 21.3 б) – четырехразрядный двоично-десятичный счетчик с асинхронным сбросом, дешифрирующим счетным выходом, с возможностью синхронной установки с произвольное состояние от нуля до девяти. Счетчик имеет вход синхронизации _, вход установки нуля четыре информационных входа , входы разрешения счета , разрешения предварительной записи _, разрешения переноса , четыре выхода и выход переноса информации .

Для переноса импульса в следующий каскад предусмотрена специальная схема с входом разрешения переноса и выходом . При подаче на вход схемы девятого счетного импульса на выходе появляется высокий уровень. После десятого импульса, когда счетчик обнуляется, выход снова переходит в состояние низкого уровня. Следовательно, на каждые десять импульсов счета формируется один импульс переноса на вход счетчика старшего разряда.

Аналогичным образом могут быть построены счетчики на любое другое значение модуля счета. Например, для построения счетчика по модулю 5 необходимо три триггера . На рисунке 21.4 показан пример счетчика по модулю 5.

На входы элемента 3И-НЕ подаются сигналы в соответствии с 5₁₀ = 101,. Далее по приходу пятого импульса на выходе элемента 3И-НЕ формируется кулевой уровень, который обнуляет счетчик, поступая на входы асинхронного сброса всех триггеров.

(Слайд)

Рисунок 21.4 – Пример счетчика по модулю М=5

Таким образом, построение счетчика с заданным коэффициентом пересчета производится в соответствии с общей методикой синтеза цифровых автоматов, на основе анализа логики его работы, описанной в виде таблицы истинности.

Отметим, что среди счетчиков с недвоичным кодированием практическое значение имеют счетчики с кодом Грея, счетчики Джонсона, счетчики с кодом «1 на N».