3. Сумматоры с ускоренным переносом

3.1. Сумматоры с ускоренным переносом

Полные одноразрядные сумматоры являются основой, из которых получают различные схемы многоразрядных сумматоров.

Сумматор параллельного действия содержит одноразрядные сумматоры, число которых равно разрядности суммируемых двоичных слов.

Для того чтобы получить многоразрядный сумматор из полученного выше одноразрядного сумматора, достаточно соединить входы и выходы переносов соответствующих двоичных разрядов.

Для сложения многоразрядных двоичных чисел необходимо последовательно соединить нужное количество сумматоров так, как показано на рисунке 14.8. Здесь и – 4-разрядные слагаемые, – 4-разрядная сумма.

Рисунок 14.8 – Четырехразрядный сумматор:

а – функциональная схема; б – УГО

Полный двоичный четырехразрядный сумматор изображается на схемах с использованием УГО, показанного на рисунке 14.8. Обратите внимание, что в этом обозначении входы двоичного слова объединены в отдельное поле. Точно так же объединены входы двоичного слова . Вход и выход сигналов переноса в приведенном УГО микросхемы тоже выделены в отдельные поля. Это не обязательно, и не требуется ГОСТом, однако изображенная таким образом микросхема намного более наглядно отображает свои функции.

Приведенная на рисунке 14.8 схема не оптимизирована по быстродействию, она служит лишь для пояснения принципа действия многоразрядного двоичного сумматора. В применяемых на практике схемах никогда не допускают последовательного распространения переноса через все разряды многоразрядного сумматора, т. к. это снижает его быстродействие.

Для увеличения скорости работы двоичного сумматора используется отдельная схема формирования переносов для каждого двоичного разряда. Таблицу истинности для такой схемы легко получить из алгоритма суммирования двоичных чисел, а затем применить хорошо известные нам принципы построения цифрового устройства по произвольной таблице истинности.

3.2 Способы ускорения переноса в сумматорах

При неблагоприятных сочетаниях цифра переноса в параллельном сумматоре может распространяться через все разряды. Поэтому наибольшее время сложения двух разрядных чисел в параллельном сумматоре определяется как

, (14.8)

где – число разрядов в регистрах;

– время задержки цифры переноса ;

– время образования суммы в сумматоре.

Следовательно, быстродействие сумматоров в основном зависит от времени переноса цифры в старшие разряды (см. выражение 14.8).

Поэтому повышение быстродействия сумматоров в основном может быть обеспечено за счет его уменьшения.

Для повышения скорости работы параллельных сумматоров применяют различные приемы, сокращающие время прохождения сигнала переноса через группу одноразрядных сумматоров. Значение суммы и переноса в -м разряде, можно записать в виде

. (14.9)

, (14.10)

где (14.12)

Из выражения (14.10) следует, что появление единицы переноса в -м разряде вызывается двумя причинами:

во-первых, перенос может возникнуть внутри одноразрядного сумматора при ;

во-вторых, перенос может быть выработан в связи с возникновением единицы переноса в предыдущем разряде (сквозной перенос).

Переносы первого типа образуются во всех разрядах одновременно с поступлением на входы сумматора слагаемых. Переносы второго типа формируются последовательно от младших разрядов к старшим. Основная задача заключается в уменьшении времени распространения сигнала сквозного переноса.

Эта задача решается путем создания схем, где в формировании переноса -го разряда участвует перенос из ( )-го разряда. Для этого в старшем ( -м) разряде необходимо анализировать не только цифры и , но и цифры младших разрядов . Схемы, построенные для обработки этих цифр, должны срабатывать до поступления единицы переноса из младших разрядов и тем самым ускорять распространение сквозного переноса. То есть, используя (14.10), можно записать, что

(14.13)

Сумматоры, схема которых реализует (14.13) называют сумматорами с параллельным переносом.