Типа 541рт1 емкостью 256 4 каждая

(Слайд) Одноименные j-е выходы микросхем с открытым коллектором соединены с общим нагрузочным резистором Rj. Три старших дополнительных бита адреса A10, A9, A8 выбирают одну из 8-ми микросхем, а восемь младших бит адреса выводят содержимое одной из 256-ти ячеек памяти на ШД.

Пусть на ША поступил код A10…A0 = 11000011010 = 61A. На всех выходах дешифратора, кроме шестого (A10…A8 = 110 =6) будет высокий уровень. Нулевой сигнал на входе шестой микросхемы разрешит прохождение записанной информации на выходы, а код 1 1010 = 1A(HEX) = 26(DEC) на адресных входах A7...A0 извлечет содержимое 26-ой ЯП и поместит его на 4-е линии ШД.

(Слайд) Особенностью метода является необходимость объединения по ИЛИ (И) одноименных выходов микросхем. Это можно выполнить или подключением одноименных выходов к 2ⁿ - входовым схемам ИЛИ (И) для каждого разряда, или выполнять выходные структуры микросхем памяти по схеме допускающей монтажное ИЛИ (И) с открытым коллектором или с третьим состоянием, что целесообразней.

По этой причине все микроросхемы памяти выпускаются с такими выходами

3. Синтез схем памяти

(Слайд) Типичным является случай, когда разрядность микросхемы памяти недостаточна и по ША, и по ШД. Для синтеза схемы памяти необходимое для обеспечения разрядности слова количество ИС объединяется в один блок. Наращивание информационного объема обеспечивается соединением нужного количества таких блоков по правилам, изложенным в лекции ранее.

Пример синтеза схемы памяти информационного объема 1К×8 на базе ИМС 256×1 каждая приведен на рисунке 28.5. Здесь для обеспечения возможности хранения 8-разрядных чисел восемь ИС RAM объединяются в один блок: каждая ИМС служит для хранения своего разряда слова. Информационный объем блока составляет 256×8.

(Слайд)

Рисунок 28.5 – Схема памяти информационного объема 1Кбайт

На базе ис объемом 256×1

(Слайд) Все ИМС блока работают одновременно, поскольку у них один и тот же сигнал CS выбора кристалла. Требуемый информационный объем 1К×8 обеспечивают четыре таких блока. Выбор каждого блока осуществляется посредством дешифратора, генерирующего сигналы выбора кристалла CS 1, CS 2, CS 3 и CS 4.

Карта памяти для подобных схем составляется по описанному в лекции ранее принципу с тем лишь отличием, что вместо отдельных ИС в строках карты будут представлены блоки. Для схемы, приведенной на рисунке 28.5, карта памяти (таблица 28.2) та же, что и для схемы на рисунке 28.3.

(Слайд)

Таблица 28.2. Карта памяти для схемы ПЗУ информационного объема 1Кх8 на базе ИС информационного объема 256х1 каждая
В двоичном коде	В шестнадцатеричном коде	Активный блок памяти
0000 0000 0000 0000 0000 0000 1111 1111	0000 00FF	Блок 1 (восемь ИМС)
0000 0001 0000 0000 0000 0001 1111 1111	0100 01FF	Блок 2 (восемь ИМС)
0000 0010 0000 0000 0000 0010 1111 1111	0200 02FF	Блок 3 (восемь ИМС)
0000 0011 0000 0000 0000 0011 1111 1111	0300 03FF	Блок 4 (восемь ИМС)

Рассмотрим пример. Необходимо построить функциональную схему памяти одного типа объемом 12,25К×16 на ИМС любого, выбранного по желанию исполнителя, информационного объема. Массив поддерживаемых адресов начинается с кода С000₁₆, при этом он должен быть непрерывным: за старшим адресом одного блока должен следовать младший адрес следующего блока.

(Слайд) Поскольку схема функциональная, исполнитель вправе определить самостоятельно обозначение ИС. В данном случае выбраны ИМС объемом 8К×16, 4К×16 и 256×16 (256=2₈=2₁₀*(1/4)=0,25К). При переводе данной функциональной схемы в принципиальную потребуется реализация каждой такой ИС на нескольких корпусах реальных БИС, что в решение данной задачи не входит.

Функциональная схема памяти объемом 12,25К×16 представлена на рисунке 28.6, а соответствующая ей карта памяти – в таблице 28.3.

Рисунок 28.6 – Функциональная схема памяти информационного