С матричным накопителем

При адрес – разрядный адрес строки фиксируется в регистре адреса. При этом дешифратор адресных линий выбирает одну из строк накопителя. При последующей подаче , как показано на временной диаграмме рисунке 26.4, производится регенерация строки путем передачи информации из всех ЗЭ адресованной строки в двунаправленных усилителей с последующей записью в те же ЗЭ. Таким образом, формируя на адресной шине последовательность адресов строк, можно за тактов обеспечить полную регенерацию всего объема памяти. Это время не должно превышать 2 миллисекунды, за которое происходит полный разряд конденсатора – основы ЗЭ динамического ОЗУ.

Для чтения или записи нужно после адреса строки подать – разрядный код адреса столбца. При активном сигнале выбора столбца дешифратор адресных линий обеспечит выбор одного из двунаправленных усилителей. При будет производиться запись, а при – чтение из одного выбранного ЗЭ строки.

(Слайд)

Рисунок 26.4. – Таблица истинности и временная диаграмма работы динамического ОЗУ с матричным накопителем

Оперативная память персональных ЭВМ – (SIMM, EDO, SDRAM) является динамической памятью. Время обращения к ней меньше 10 нс, а емкость достигает 256 M в одном корпусе.

На рисунке 26.5 показано обозначение ЗУПВ и его внутренняя структура.

(Слайд)

Рисунок 26.5 – ОЗУ с произвольной выборкой:

а) УГО ЗУПВ (ОЗУ 16x4 бит); б) внутренняя структура ОЗУ 64Кx1 (КР565РУ5)

Здесь: D1-Dn (справа DI) – информационные входы; Q1-Qn (справа DO) – инверсные выходы; A1-An – адресные входы; – запись/чтение; (Chip Select) – выбор кристалла; (Column Address Strobe) и (Row Address Strobe) – сигнал выборки столбца и строки соответственно.

(Слайд) Представленное здесь ЗУПВ – это ДОЗУ с организацией хранения информации 65536 бит на 1 разряд. Накопительная матрица с однотранзисторными ЗЭ имеет размер 512 128. Для уменьшения количества задействованных ножек у ИМС (16-входовый DIP корпус) применена мультипликация адреса, что видно на рисунке по наличию отдельных дешифраторов строк и столбцов.

Устройство управления включает два генератора тактовых сигналов и генератор сигналов записи и обеспечивает 4 режима работы: записи, считывания, регенерации и мультипликации адреса. Время регенерации – 2 мс.

2. Принцип регенерации информации

(Слайд) Динамические ЗУ (DRAM) строятся на основе ЗЭ, сохраняющего свое состояние только определенный промежуток времени, поэтому требующего периодического восстановления. ЗЭ динамических полупроводниковых ЗУ служит конденсатор, в котором информация хранится в форме наличия или отсутствия заряда. Из-за имеющихся утечек заряд на запоминающем конденсаторе постоянно уменьшается. Для восстановления заряда запоминающий конденсатор периодически подключают к источнику питания.

(Слайд) Поэтому при построении модуля динамического ОЗУ на микросхемах памяти предусматривается специальный цикл регенерации, который представляет собой цикл считывания по адресу регенерации. Адрес регенерации формируется счетчиком, разрядность которого определяется разрядностью кода адреса строк. Число циклов регенерации равно числу строк в матрице — накопителе. Поскольку регенерация осуществляется одновременно во всех ЭП выбранной строки, цикл обращения к матрице реализуется при отсутствии разрешающего сигнала, когда разрядные шины изолированы от дешифратора столбцов и шины ввода-вывода.

Регенерация – процесс обновления путём перезаписывания информации в динамическом ОЗУ, осуществляемый с периодичностью порядка 2 миллисекунды.

Необходимое для обеспечения регенерации оборудование включает помимо счетчика мультиплексор, триггер и генератор регенерации.

Время, необходимое для регенерации одной строки, равно длительности цикла считывания. В это время обращение к микросхеме запрещено. В частности для модулей ОЗУ на микросхемах К565РУ1 время на регенерацию составляет 1,3% общего времени работы ОЗУ.

(Слайд) Регенерация (восстановление данных) ячейки динамической памяти производится при каждом обращении к ней. Однако при обычной интенсивности работы памяти БЦВМ такая регенерация не гарантирует сохранности всех хранящихся в ней битов информации. Поэтому устройства памяти, выполненные на динамических ЗУ, нуждаются в логической схеме регенерации, которая автоматически обращается к каждому столбцу памяти с интервалами в несколько десятых долей миллисекунды. Динамическое ЗУ построено так, что само обращение к столбцу обеспечивает регенерацию информации во всех его ячейках. Работа логической схемы регенерации должна координироваться с другими действиями процессора. Если, например, процессор пытается обратиться к памяти в момент, когда в ней осуществляется регенерация, то схема регенерации должна отдать приоритет именно процессору.