На базе rs и d-триггеров с его диаграммой состояний

(Слайд) Обратные связи с выхода триггера на его вход ведут к опасности появления в схеме режима генерации. Поэтому Т-триггеры строятся только на базе двухступенчатых триггеров. Это позволяет избежать самовозбуждения схемы, т. к. счетные триггеры строятся при помощи схем с обратной связью.

С приходом четного импульса выходной сигнал равен 0, а с приходом нечетного равен 1, т. е. триггер является счетчиком по модулю два, так как.

.

Таким образом, если на информационный вход Т-триггера поступает сигнал , то триггер сохраняет свое состояние, если же , то меняет на противоположное, т. е. он считает единицы. Поэтому Т – триггер называют счетным триггером, а Т-вход – счетным входом.

Т-триггер можно синтезировать из любого двухступенчатого триггера (рисунок 14.5, рисунок 14.6 а, б). Временная диаграмма Т-триггера приведена на рисунке 14.7. Период повторения выходных импульсов увеличился в два раза, значит, триггер в этом режиме делит частоту входных импульсов на два.

(Слайд)

Рисунок 14.5 – УГО Т-триггера, построенного на основе D-триггера

(Слайд)

Рисунок 14.6 – Схема Т-триггера, построенная на основе RS-триггера

Временная диаграмма Т-триггера на безе D-триггера приведена на рисунке 14.8. При построении этой временной диаграммы был использован D-триггер, работающий по спадающему фронту синхронизирующего сигнала.

(Слайд)

Рисунок 14.7 – Временные диаграммы Т-триггера на базе RS-триггера

(Слайд)

Рисунок 14.8. – Временные диаграммы Т-триггера на безе D-триггера

Т-триггеры используются при построении схем различных счетчиков, поэтому в составе программируемых БИС обычно есть готовые модули этих триггеров. УГО Т-триггера на принципиальных схемах приведено на рисунке 14.9.

Так как Т-триггеры легко получить из D-триггера или JK-триггера, то отдельные микросхемы Т-триггеров промышленностью не выпускаются.

Для триггера с двухступенчатой структурой и поочередным приемом информации во входную и выходную ступени диаграмма работы Т-триггера изображена на рисунке 14.10. Первая цифра кода состояния соответствует входной ступени, вторая – выходной. Видно, что в такой структуре режим генерации не возникает.

Рисунок 14.9 – УГО Т-триггера на принципиальных схемах

Рисунок 14.10 – Диаграмма состояний 2-х ступенчатого Т-триггера

Наименование триггера определяется типами его входов. Например, RS-триггер, универсальный JK-триггер, D-триггер, счетный Т-триггер.

(Слайд) Микросхемы, составляющие подгруппу триггеров, имеют в маркировке букву Т. Функциональное назначение микросхем-триггеров определяется двумя буквами: ТВ-универсальные (типа JK); ТД – динамические; ТК – комбинированные (D-T, R-S-T др.); ТЛ – триггер Шмитта; ТМ – с задержкой (типа D); ТР – с раздельным запуском (типа RS); ТТ – счетные (типа Т); ТП – прочие. Например, К1533ТМ8; 564ТВ1.

3.4. JK-триггер

Триггер типа JK (ждущий мультивибратор) универсален, имеет входы установки (J) и сброса (К), подобные входам RS-триггера. В отличие от последнего, допускает ситуацию с одновременной подачей сигналов на оба эти входа . В этом режиме работает как счетный триггер относительно третьего (тактового) входа.

Прежде чем начать изучение JK-триггера, вспомним принципы работе RS-триггера. Напомним, что в этом триггере есть запрещенные комбинации входных сигналов. Одновременная подача единичных сигналов на вход сброса R и вход установки единицы S RS-триггера запрещена. В JK -триггере этот недостаток устранен.

Таблица истинности JK-триггера практически совпадает с таблицей истинности синхронного RS-триггера. Для того чтобы исключить запрещенное состояние, схема триггера изменена таким образом, что при подаче двух единиц JK-триггер превращается в счетный триггер. Это означает, что при подаче на тактовый вход С импульсов JK-триггер изменяет свое состояние на противоположное. Развернутая таблица истинности (таблица 15.1) JK-триггера приведена ниже.

Таблица 15.1 – Таблица истинности JK-триггера

С	К	J	Q(t)	Q(t+1)	Пояснения
0	X	X	0	0	Режим хранения информации
0	X	X	1	1
1	0	0	0	0	Режим хранения информации
1	0	0	1	1
1	0	1	0	1	Режим установки единицы J=l
1	0	1	1	1
1	1	0	0	0	Режим записи нуля К=1
1	1	0	1	0
1	1	1	0	1	J=K= 1 Счетный режим
1	1	1	1	0

Когда на оба входа J и К (рисунок 15.1) подается уровень логического 0, триггер блокируется, и состояния его выходов не изменяются. В этом случае триггер находится в режиме хранения.

Строки 2 и 3 таблицы истинности описывают режимы, соответствующие установке триггера в состояния 1 и 0.

Строка 4 иллюстрирует очень важный переключательный режим работы JK-триггера. Если на обоих входах J и К установлен уровень логической 1, то следующие друг за другом тактовые импульсы будут вызывать перебросы уровней сигналов на выходах триггера от 1 к 0, от 0 к 1, снова от 1 к 0 и т. д. Такая работа триггера напоминает последовательно производимые переключения тумблера, откуда и происходит название режима.

Рисунок 15.1 – JK-триггер: таблица истинности микросхемы 7476

Один из вариантов внутренней схемы JK-триггера приведен на рисунке 15.2.

Рисунок 15.2 – Внутренняя схема JK-триггера

Для реализации счетного режима в схеме, приведенной на рисунке 15.2, введена перекрестная обратная связь с выходов второго триггера на входы R и S первого триггера. Благодаря этой обратной связи на входах R и S никогда не может возникнуть запрещенная комбинация.

УГО JK-триггера изображено на рисунке 15.3.

Триггер имеет два дополнительных асинхронных входа (вход предварительной установки и вход очистки). Синхронными входами являются информационные входы J и К и синхронизирующий вход CLK. При блокировании обоих асинхронных входов уровнем логической 1 работу триггера контролируют синхронные входы. Четыре нижние строки таблицы истинности (см. рисунок 15.1), описывают синхронные режимы работы JK-триггера микросхемы 7476: хранение, установку 0, установку 1 и переключение.

Рисунок 15.3 –УГО JK-триггера

На этом рисунке приведено обозначение типовой цифровой микросхемы JK-триггера, выполненной по ТТЛ-технологии. В промышленно выпускающихся микросхемах обычно, кроме входов JK-триггера, реализуются входы RS-триггера, которые позволяют устанавливать триггер в заранее определенное исходное состояние.

Диаграмма состояний (рисунок 15.4) отражает наличие у триггера двух устойчивых состояний и условия перехода из одного состояния в другое.

Рисунок 15.4 – Диаграммы состояний (графы переходов) для JK-триггеров

В названиях отечественных микросхем для обозначения JK-триггера присутствуют буквы ТВ. Например, микросхема К1554ТВ9 содержит в одном корпусе два JK-триггера. В качестве примеров иностранных микросхем, содержащих JK-триггеры, можно назвать такие микросхемы, как 74НСТ73 или 74АСТ109.