- •1. Полусумматоры и сумматоры
- •1.1. Классификация сумматоров
- •1.2.Одноразрядный полусумматор
- •1.3.Одноразрядный комбинационный сумматор
- •2. Сумматоры с последовательным переносом
- •Сумматор последовательного действия
- •3. Сумматоры с ускоренным переносом
- •3.1. Сумматоры с ускоренным переносом
- •3.2 Способы ускорения переноса в сумматорах
- •3.3. Примеры включения счетчиков и сумматоров в цифровые схемы
- •3.4. Цифровые умножители
- •Двоичных чисел в столбик
- •1.1. Назначение и классификация триггеров
- •В практической схемотехнике
- •1.2. Асинхронный rs-триггер
- •Асинхронном rs-триггер в базисе или-не
- •2. Условные графические обозначения и схемы триггеров со статическим управлением
- •2.1. Синхронный rs-триггер со статическим управлением
- •И выдержки для синхронных триггеров
- •Синхронных триггеров, и уго тактирующих входов
- •3. Триггеры с динамическим управлением
- •3.2. Двухступенчатый rs-триггер
- •А) уго; б) функциональная схема
- •На базе rs и d-триггеров с его диаграммой состояний
- •3.5. Логические схемы на базе jk-триггеров
- •1. Счетчики импульсов: назначение, классификация, характеристики
- •1.1. Общие сведения о счетчиках
- •1.2 Классификация счетчиков
- •2. Модуль счета счетчиков
- •3. Счетчики импульсов с последовательным переносом
- •С последовательным переносом по модулю 16:
- •С последовательным переносом по модулю 16
- •1. Счетчики импульсов с параллельным переносом
- •1.1. Синхронные счетчики с параллельным переносом
- •С параллельным переносом по модулю 8 (а) и – уго промышленно выпускаемого счетчика (б)
- •1.2. Счетчики с последовательно-пераллельным переносом
- •С последовательно-параллельным переносом
- •2. Суммирующие и вычитающие счетчики импульсов
- •2.1. Двоичные суммирующие счетчики
- •Двоичного счетчика при поступлении на его вход импульсов
- •Двоичного суммирующего счетчика
- •2.2. Двоичные вычитающие счетчики
- •Вычитающего счетчика
- •Счетчика при поступлении на его вход импульсов
- •3. Реверсивные счетчики
- •1. Двоичные и десятичные счетчики
- •2. Счетчики-делители и другие счетчики
- •2.1. Счетчики-делители частоты
- •Счетчика-делителя на 10: а – логическая схема счетчика;
- •Используемого в таймере секунд
- •2.2. Счетчик-таймер
- •Суммирующего счетчика (б) и их временные диаграммы работы (в)
- •2.3 Применение счетчиков в измерительной технике
- •Измерении частоты входных импульсов
- •2.4. Счетчики с недвоичным кодированием
- •И временные диаграммы его работы (б)
- •"1 Из n" (а) и распределителя на основе счетчика Джонсона (б)
- •3. Интегральные микросхемы триггеров, регистров и счетчиков импульсов
- •А) 555ир8 – последовательно-параллельный 8-разрядный регистр; б) 564ир2 – два четырехразрядных сдвигающих регистра
- •1. Классификация запоминающих устройств, их параметры и характеристики
- •1.1. Назначение, классификация зу и способы организации памяти
- •1.2. Основные параметры и характеристики зу
- •2.3. Способы организации накопителей
- •2.3.1. Словарная организация
- •2.3.2. Матричная организация
- •2. Схемотехника статических оперативных запоминающих устройств (озу)
- •2.1. Общие сведения о статических озу
- •2.2. Структурная схема статического озу с матричным накопителем
- •С матричным накопителем
- •3. Режимы работы озу
- •3.1. Запоминающий элемент статического биполярного озу и режимы его работы
- •1. Запись информации –
- •3.2. Стековая память
- •1. Структурная организация динамических озу
- •Разрез схемы по линии а-а
- •С матричным накопителем
- •2. Принцип регенерации информации
- •3. Схемотехника динамических озу
- •4. Микросхемы статических и динамических озу
- •4.1. Микросхемы статических озу
- •4.2. Микросхемы динамических озу
- •1. Назначение, классификация и основные параметры микросхем постоянных запоминающих устройств (пзу)
- •1. Однократно программируемые маской на предприятии изготовителе;
- •2. Однократно программируемые пользователем с помощью специальных устройств, называемых программаторами – ппзу;
- •3. Перепрограммируемые, или репрограммируемые пзу – рпзу.
- •2. Масочные пзу и их применение
- •2.1. Масочные пзу на основе диодной матрицы
- •2.2. Масочные пзу на основе матрицы моп-транзисторов
- •2.3. Масочные пзу на основе матрицы биполярных транзисторов
- •Биполярных транзисторов
- •2.4. Запоминающий элемент пзу
- •3. Программируемые пзу
- •4. Репрограммируемые пзу. Флэш-память
- •4.1. Репрограммируемые пзу (рпзу)
- •С ультрафиолетовым стиранием информации
- •4.2.Флэш-память
- •Микросхем eprom, eeprom и Flash
- •1. Увеличение разрядности чисел
- •Объединяющая 8 микросхем типа 565ру7
- •2. Увеличение информационного объема памяти при фиксированной разрядности данных
- •Типа 541рт1 емкостью 256 4 каждая
- •3. Синтез схем памяти
- •На базе ис объемом 256×1
- •Объема 12,25к×16
- •1. Алгоритм синтеза комбинированных схем памяти
- •И озу 8к×8 на ис 256×12. Пример синтеза комбинированных схем памяти
4.2. Микросхемы динамических озу
В таблице 26.1 приведены основные параметры БИС динамических ОЗУ, выполненных по различным технологиям, а на рисунке 26.15 – примеры их функциональных обозначений.
(Слайд)
Таблица 26.2. Параметры динамических полупроводниковых ОЗУ |
|||
Обозначение БИС |
Технология изготовления |
Информационная емкость, бит |
Время выборки, нс |
КР507РУ1 |
p МОП |
1Кx1 |
400 |
565РУ1А |
n МОП |
4Кx1 |
200 |
(Слайд)
Рисунок 26.15 – Функциональные обозначения динамических ОЗУ
На рисунке 26.16 приведено УГО ИМС 565РУ7 емкостью 256 K*1 (218 K) и способ подключения 18-ти линий адреса к девяти адресным входам с помощью 9-ти мультиплексоров "2 в 1", например, трех счетверенных селекторов-мультиплексоров типа 1533КП16.
(Слайд)
Рисунок 26.16 – УГО ИМС 565РУ7 емкостью 256К*1 и способ подключения адресных линий с помощью мультиплексоров
Элементы памяти
расположены на кристалле в виде матрицы
512*512 = 29*29,
управляемой двумя линейными дешифраторами
строк и столбцов, каждый с 9-ю адресными
входами. Если сигнал строка/столбец
на входе
выбора мультиплексора, равен нулю, то
A(0..8) = Y(0..8) и в микросхему передается
адрес строки. Этот адрес фиксируется
отрицательным фронтом строба адреса
строк
.
При
на выходы мультиплексора передается
адрес столбцов A(9..17), который защелкивается
отрицательным перепадом строба адреса
столбцов
.
Вход
управляет записью/чтением.
Ключевые термины
Бит – элементарный информационный объём, соответствующий одному разряду двоичного числа.
Быстродействие ЗУ – определяется продолжительностью операции обращения к ЗУ.
Запоминающее устройство (ЗУ) – устройство, физически реализующее функцию памяти данных и программ.
Запоминающий элемент (ЗЭ) – часть памяти, предназначенная для сохранения одного бита информации.
Информационный объём памяти – количество бит (байт) информации, которое можно разместить в памяти.
Микропроцессор (МП) – цифровое устройство, предназначенное для выполнения арифметических и логических операций и осуществляющее контроль за работой всей ЭВМ.
Накопитель – это регулярная структура из отдельных запоминающих элементов.
Обращение к ЗУ – это запись или считывание.
Оперативное запоминающее устройство (ОЗУ) – энергозависимое ЗУ, служащее для первоначального (временного) сохранения вводимой информации.
Память ЭВМ – это её функциональная часть, предназначенная для записи, хранения и выдачи данных.
Постоянное запоминающее устройства (ПЗУ) – энергонезависимое ЗУ, служащее для хранения неизменной информации (управляющих программ и программ, отлаженных пользователем).
Регенерация – процесс обновления путём перезаписывания информации в динамическом ОЗУ, осуществляемый с периодичностью порядка 2 миллисекунды.
Регистры общего назначения (РОНы) – встроенная в кристалл микропроцессора регистровая память.
Сверхоперативные запоминающие устройства (СОЗУ) – имеют быстродействие, соизмеримое с быстродействием вычислительного устройства, служат для хранения результатов его промежуточных операций.
Схемы обрамления – это совокупность схем, включающая в себя дешифраторы выбора адресов ЗЭ, элементы управления режимами работы памяти (чтение, запись, хранение) и формирователи сигналов, обеспечивающие сопряжение накопителя с внешними схемами.
Шина адреса (ША) – совокупность адресных линий, подающих код адреса ячеек памяти или внешних устройств.
Шина данных (ШД) – совокупность информационных линий, по которым происходит передача разрядов кода двоичного числа.
