- •1.Процессоры. Иерархия языков вт
- •4.Алу для деления чисел с фиксир(,)
- •8.Управл автоматы с мпу
- •15. Организация модулей пзу
- •19.Синхр способ продкл ву к см
- •24. Общие принципы построения risc-процессоров. Особенности Берклинской архитектуры.
- •32. Процессор Pentium IV
- •34. Последовательный интерфейс intel 8251(усапп)
- •42.ATmega 32
- •48. Понятие интерфейса. Виды арбитража
- •50.Арбитраж по || опросу.
- •20.Асинхр способ продкл ву к см
- •21. Ппи, подключение ву с помощью ппи
- •30.Процессор Intel 80386, 486, Pentium
- •17.Организация динамических модулей дозу
- •18.Покдл модулей дозу к см(прозр рег).Способы регенерации
- •45 Типовые структуры вс(п/я, многопорт озу, гиперкуб)
- •2.Алу для сложения чисел с фиксир (,)
- •3.Алу для * чисел с фикс(,)_методы ускор *.
- •5.Устройтсво для выполнения лог.Опер.Особеннсти арифм с плавающей (,)
- •6.Многофункциональное алу
- •7.Управляющие автоматы с жесткой логикой
- •9.Требования к кодам команди способы кодирования.
- •16.Организация модулей статического озу.
- •22.Организация кэш памяти.
- •23.Организация виртуальной памяти.
- •25.Старнфордсая структура
- •26.Машины упр потоками данных(df-машины)
- •31.Pentium II,Pentium Pro
- •35.Прогр контр прерываний.
- •37.Таймер
- •38.Орг эвм типа ibm pc at
- •46.Архитектура Сммр,Сvмр,См.
- •47.Сm структура.
- •49.Арбитраж по последовательному опросу.
- •44.Типовые структуры вс (Ош,кажд с кажд…)
18.Покдл модулей дозу к см(прозр рег).Способы регенерации
Прозр регенер- это такая регенерация о сущ которой на процессор не догадывается. (задержек нет).
2 MHz Т=500нс
Т.к. быстродействие памяти выше в данном случае быстр проц-ра (Тпрой=500нс)(Время доступа к ДОЗУ 150-200нс),то за один период тактовой частоты проц быстрод микросх ДОЗУ позволяет провести цикл регенер.Этот цикл удобно делать тогда когда на ШД нах-ся ССП (еще нет обращения к ДОЗУ). На быстрод процессора это не сказывается
Прозр регенер возможна когда ДОЗУ быстрее проц-ра.
Регенер ДОЗУ с блокировкой сигнала готовности RDY- прим тогда когда бвстрод ДОЗУ < быстр проц. В этом случае цикл реген осущ не каждый цикл обр к памяти (как в прозр регенер), а один раз за несколько циклов бор (зависит от проц и времени хранения инф в ДОЗУ) обычно 1 цикл реген приходится на 64-128 циклов обр-я. В цикле реген происх блокирование сигнала RDY на 1-2 такта чтобы успеть провести регенер.Это снижает производительность проц-ра на доли процента что приемлимо.
3 способ регенер ДОЗУ в режиме ПДП В эстом случае один раз за 8-16мс проц перев в режим ПДП и контроллер ДОЗУ осущ группу циклов регенер для всего модуля ДОЗУ.
45 Типовые структуры вс(п/я, многопорт озу, гиперкуб)
ВС и ОЗУ типа почтовый ящик
почт ящик превращается в общий ресурс и вкаждыи момент времени к п/я может обращаться только одна машина
Достоинства: при обмене инф-ей, другие машины из процесса вычислений не выключаются, систему легко переконфигурировать и менять задачи.
Многопортовое ОЗУ- допускает одновременное обращение к ОЗУ нескольких машин по разным адресам. Число машин ограничено числом портов
Возможно гиперкуб
2.Алу для сложения чисел с фиксир (,)
АЛУ для положит чисел с фиксир (,).
Обычно отрицательные числа представл-ся в доп.коде.
3.Алу для * чисел с фикс(,)_методы ускор *.
Последовательность операций:
1)Выделяют модули сомножителей
2)Анализируют младший разр множ-ля. Если=1,то к ∑ част.роизв + множимое
3)сдвиг множ-ля на 1 разр вправо. Сдвиг ∑ част. произв, выдвигаемый разряд заносится на место старшего разряда множ-ля П 2,3 повторяются столько раз, какова разр сетка.
4) 8дп произв=Sgn ASgn B
Пусть операнды в обратном коде
Методы ускоренного умножения
x1 |
x0 |
y1 |
y0 |
z3 |
z2 |
z1 |
z0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
Получилась комбинационная схема: max-ые
аппаратные затраты и min время (1 такт)
На практике ищется компромисс, т.е.
одновременно обрабатываются не все и не один, а неск-ко разрядов.