- •1.Процессоры. Иерархия языков вт
- •4.Алу для деления чисел с фиксир(,)
- •8.Управл автоматы с мпу
- •15. Организация модулей пзу
- •19.Синхр способ продкл ву к см
- •24. Общие принципы построения risc-процессоров. Особенности Берклинской архитектуры.
- •32. Процессор Pentium IV
- •34. Последовательный интерфейс intel 8251(усапп)
- •42.ATmega 32
- •48. Понятие интерфейса. Виды арбитража
- •50.Арбитраж по || опросу.
- •20.Асинхр способ продкл ву к см
- •21. Ппи, подключение ву с помощью ппи
- •30.Процессор Intel 80386, 486, Pentium
- •17.Организация динамических модулей дозу
- •18.Покдл модулей дозу к см(прозр рег).Способы регенерации
- •45 Типовые структуры вс(п/я, многопорт озу, гиперкуб)
- •2.Алу для сложения чисел с фиксир (,)
- •3.Алу для * чисел с фикс(,)_методы ускор *.
- •5.Устройтсво для выполнения лог.Опер.Особеннсти арифм с плавающей (,)
- •6.Многофункциональное алу
- •7.Управляющие автоматы с жесткой логикой
- •9.Требования к кодам команди способы кодирования.
- •16.Организация модулей статического озу.
- •22.Организация кэш памяти.
- •23.Организация виртуальной памяти.
- •25.Старнфордсая структура
- •26.Машины упр потоками данных(df-машины)
- •31.Pentium II,Pentium Pro
- •35.Прогр контр прерываний.
- •37.Таймер
- •38.Орг эвм типа ibm pc at
- •46.Архитектура Сммр,Сvмр,См.
- •47.Сm структура.
- •49.Арбитраж по последовательному опросу.
- •44.Типовые структуры вс (Ош,кажд с кажд…)
32. Процессор Pentium IV
Внутренняя архитектура гарвардского типа (раздельная память команд и память данных), наличие КЭШ 2-го уровня на одном кристалле (в PIII для этого использовался отдельный кристалл). Конвейерное выполнение команд(20-ти ступенчатый конвейер). Суперскалярная архитектура (одновременное выполнение нескольких команд на разных аппаратных ресурсах. Спекулятивное (опережающее) выполнение команд (машина управляемая потоком данных)
БЦР- блок целочисленных регистров
FPU- сопроцессор с плавающей запятой
MMX-Multi Media Extraction
Процессор обращается к внешн модулям памяти и с СМ с мах скоростью записывает коды команд и операнды в КЭШ 2-го уровня. Блок трансляции адресов выбирает код следующей команды. Здесь же команда предварительно дешифрир и если это команда усл или безусл перехода вкл блок предсказания ветвления переходов в котором хранится 4к(4096) адресов последних переходов. Есть 2 дополн бита в адресах которые сигнализируют том как часто происх ветвление по данному адресу.
11-почти всегда 10-часто 01-редко 00-практически никогда
Если по адресу обратились то увел на 1, если не угадали то -1.
При обращении по предсказанному адресу код адреса автом-чески инкрементируется (мах 11 так и остается) Если обращение по адр не произошло происх декрементация. (min 00).
ДШК дешифрирует очередную команду, из управляющей памяти микропрограмм выбир-ся последовательность МК, которая запис в КЭШ м/команд. Блок распр регистров выбирает свободнее регистры(или те которые указаны в командах) которые требуются для выполнения данной команды. Выбранные МК ставятся в очередь МК, в очереди нах-ся до 126 МК это позволяет блоку распредел ресурсов выбирать из очереди МК те МК для которых свободны аппаратные ресурсы(спекулятивная выборка команд). 126 МК позволяют заглянуть вперед на 40 команд ассемблера.
SISD - 1 команда - 1 данные(32р слова)
SIMD – 1 команда –группа данных
64 разр Рг=1х64р/слова=2х32р/слова=
=8хр/слова. В команде до 8 байтовых данных.
В БУР содержится 128-32р регистровю Блок ММХ содержит 8ММХ (0..7) 64 разр регистров для реализации функций SIMD арифметики с фикс запятой.
Блок FPU содержит SI(0..7)-64 разр регистра.
SEE –предназначен для реализации команд SIMD арифм с плавающ запятой SEE(0..7) -128р рег-ров.
Главная задача процессора (РIV) обработка мультимедийный приложений.
Результат выполненный в одном из аппар ресурсов помещ к КЭШ 1-го ур-ня. Последовательность восстановл требуемой цепочки команд осущ двумя блоками формирования адреса (БФА)(Блок отката для РII)
Вид приложения |
Повышение производ по сравн с PIII |
1)Обработка целых чисел(Spec Int200) |
23% |
2)Обработка чисел с плавающ запятой (Spec fp2000) |
79% |
3)Кодирование аудио сигналов MP3 Plud 1.3 |
25% |
4)Распознавание речи |
27% |
5)3D игры (Quake III) |
44% |
34. Последовательный интерфейс intel 8251(усапп)
ПРД-передатчик, ПРМ-приемник сх.синхронизации,
С/D=А0-команда или данные(1 и 0), WRJ0-запись на внешнее устройство, CLC-тактовая чостота, DTR-запрос готовности передатчика ВУ, СTS-готовность приемника ВУ, DSR-готовность передатчика от ВУ, RTS- запрос готовности приемника ВУ, TxD-передатчик данных последовательным кодом, CxT-внешняя тактовая частота для асинхронизации, E- конец передачи (TxE), RDY- готовность передатчика, RxD-вход приемника последовательным кодом, CxD-внешняя синхронизация приемника, SYNDET – бит синхронизации( показывает какая синхр внешн или внутр).
В УСАПП есть режимы как синхр., так и асинхронного программирования.
После сброс (по вкл. питания) осущ-ся программирование УСАПП. Программирование осущ-ся 2 типами управляющих строк:
1)инструкция режима
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
Режимы(D0D1)
00-режим синхр.
01-асинхр. 1:1
10-асинхр1:16
11-асинхр. 1:64
Формат слов(D3D2)
00-5-ти битное слово
01-6-ти битное слово
10-7-ти битное слово
11-8-ти битное слово
Контроль(D5D4)
x0-нет, 01-на нечетность, 11-на четность
Длина стоповой посылки(D7D6)
00-запретная комб-я, 01-1 бит, 10-1,5 бита, 11-2 бита
RS-232
RS-485
RS-422
Ряд 200 300 1200 2400 4800 9000 14800 49200 56000 …
1:64, 1 бит передается за 64 такта входной частоты
если стоповый бит 1,5 то при частоте 1:16 (за 24 такта), а 1:64(96)
При асинхронной передаче 1 инф-й бит передается столько периодов тактовой частоты, ск-ко задано битами D0D1 в инстр-ции режима. После стопового бита(1 выс ур-нь) передача начин стартовым битом(0 низ ур), затем идут инф-е биты, начиная с D0; по окончании инф-й посылки может быть контрольный бит9задается битами D5D4 инстр режима) после чего формируется стоповый бит ур.1.Тактовая частота задается внешними делителями по станд.ряду, соотв.интерфейсу типа RS
При синхронном режиме в паузах непрерывно передаются синхросимволы. Синхросимволы-собств. имя УСАПП. Если УСАПП настроен на прием, то он в получ. инфе отыскиваем сигналы одного или двух синхросимволов. Если УСАПП настроен на передачу в синхронном режиме перед передаваемыми данными УСАПП выдает собств.имя получателя (1 или 2 байта синхронизации). Затем выдается информационный байт о том, что байты синхронизации совпали УСАПП символ. наличием сигнала SYNDET. При синхронном режиме тактов частота также может подаваться на вход SYNDET.При сихр реж каждому периоду тактовой частоты соответствует 1 бит инфы.
36.Контролер ПДП. Intel 82237
Центральная задача:
1)КПДП берет на себя функции управления СМ и формирование ША при отключении ЦП от СМ.
2)Осуществляет арбитраж между разными устройствами, запрашивающими режим ПДП.
Классическое периферийное устройство ВУ
DMR-запрос на ПДП от ВУ, DACK-разрешение на ПДП от ВУ, HLD-запрос от пр-ра, HLDA-разрешение от пр-ра.
Контролер всегда имеет в паре: RDJ0, WR,RD, WRJ0.
Контролер имеет 4 идент. канала К0-К3. Каждый канал содержит 16 разр. регистр адреса и 14 разр. счетчик циклов. По включении питания ЦП в программе нач. пуска (BIOS) прогр-т все периферийные микросхемы, в том числе контролер ПДП. В контролере ПДП проц для каждого канала (ВУ) задает нач. адрес (перв.ячейку памяти запис-ся в РгА канала) и задается число циклов(зап-ся число циклов в канал).Адрес формируется путем инкрементирования РгА (соот-но после каждого цикла число циклов декрементируется). Режим ПДП заканчивается, когда счетчик циклов=0. В этот момент времени формируется сигнал TC т.е. последний цикл. Максимальный размер этого блока=16 кбайт, т.к. счетчик циклов 14р, максимальный объем памяти перегоняемый в ПДП=214 или 16 кбайт (ПДП не может слишком долго, так как СМ занята и невозможна регенерация динам памяти).
Как контролер ПДП подключается к СМ: STBA-строб адреса.
При программировании контролера использ-ся разряды ША А0÷А3 и CS=0. Помимо прогр-я каждого канала в отдельности запис-ся управл-ее слово(только после того как все каналы запрогр-ся).
Управл-ее слово задает приоритеты между каналами, устанавливается флаги конца цикла ПДП в слове состояния (СС).
ЦП период-ки считывает СС контр-ра ПДП , в котором определяет происходил ли обмен инфой по конкретным каналам (т.е свежая ли проц инф и забран ли от проца готовый предыдущий рез-т). Если цикл ПДП прошел, обмен инфой состоялся, пр-р перепрограммирует контр-р по данному каналу(это делает ОС).
STBA стробирует адрес на ША.
М128-каждый 128 цикл формируется строб, длительностью один цикл.чтобы показать что система не зависла, а идут циклы ПДП.