20. Представление логических функций в алгебре Жегалкина.

В ряде случаев, преобразования над формулами булевых функ-ций удобно призводить в алгебре Жегалкина. Алгебра Жегалкина включает две двухместные операции: конъюнкцию и сложение по модулю 2 (*, (прим. далее + ) ), а также константу 1. Здесь имеют место те же законы:

• х + y = y + х, х у = у х (закон коммутативности);

• х + (у + z) = (х + у) + z, х(у z) = (х у)z (закон ассоциативности);

• x (y + z) = x y + x z (закон дистрибутивности).

Для упрощения формул могут быть использованы следующие соотношения: х + 0 = х; х 1 = х; х 0 = 0; х + х = 0; х х = х. Из коммутативности и ассоциативности дизъюнкции следует, что дизъюнкция нескольких переменных может выполняться последовательно, причем порядок взятия дизъюнкции не влияет на результат."

21. Понятие логического элемента. Основные логические элементы.

Логическими элементами называются элементы, выполняющие логические операции И, ИЛИ, НЕ и комбинации этих операций.

Наименование элемента	Условное обозначение	Название и логическая запись функции
И		Конъюнкция
ИЛИ		Дизъюнкция
НЕ		Инверсия
И-НЕ		Штрих Шеффера
ИЛИ-НЕ		Стрелка Пирса
Исключающее ИЛИ		Y=x y

22. Логические схемы. Порядок построения логических схем.

Логические схемы – физ. устройства, реализующие функции математической логики

Правило построения логических схем:

• Определить число логических переменных.

• Определить кол-во базовых логических операций и их порядок.

• Изобразить для каждой логической операции соответствующий ей базовый логический элемент.

• Соединить логические элементы в порядке выполнения логических операций.

23. Порядок построения многовыходных логических схем.

24. Построение комбинационных схем для частично-определенных функций.

25. Основные комбинационные устройства: одноразрядный полусумматор и сумматор.

О

УГО

дноразрядные полусумматоры.

a a	b	S	P
HS S 0	0	0	0
b 0	1	1	0
P 1	0	1	0
1	1	0	1

На его входы поступают цифры младших разрядов двух чисел.

С выхода S снимается сумма этих чисел, а с выхода P снимается единица переноса, т.е. единица старшего разряда

Одноразрядные сумматоры имеют три входа и обеспечивают сложение разряда слагаемых с переносом из предыдущего разряда. На два входа a_i и b_i подаются цифры младших разрядов двух чисел. На вход P_i-1 подаётся единица переноса из более младшего разряда. С выхода S сумма, а с P снимается единица переноса в более старший разряд.

ai	bi	Pi-1	S	P
0	0	0	0	0
SM S ai 0	1	0	1	0
bi 1	0	0	1	0
P 1	1	0	0	1
Pi-1 0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1