счет чисел 1 и 0 , т.е. в мажоритарный элемент M ≥ 3, который выносит решение о значении разряда а0. Далее ключ SWT переводится во второе положение, подается еще один тактовый импульс в регистр, комбинация сдвигается на один разряд вправо, создаются условия (2.49) по проверке разряда а1 и мажоритарный элемент выносит решение о значении разряда а1 и т.д. вплоть до декодирования разряда а6. Таким образом, декодирование кодовой комбинации осуществляется за 2n тактов: в течение первых n тактов заполняется регистр DD1…DD7, а в течение последующих определяется значение каждого из n разрядов. Вывод информации потребителю осуществляется с выхода мажоритарного элемента через схему И DD12.
2 SWT
Вход 1 |
D T |
D T |
D T |
D T |
D T |
D T |
|
D T |
|
a6 |
a5 |
a4 |
a3 |
a2 |
a1 |
|
a0 |
||
|
|
|
|||||||
F*(X) |
|
C DD1 |
C DD2 |
C DD3 |
C DD4 |
C DD5 |
C DD6 |
C DD7 |
|
|
такт |
|
|
|
|
|
|
|
|
|
|
|
|
|
M2 |
|
|
|
|
|
|
|
|
|
DD8 |
|
|
|
|
|
|
|
|
|
M2 |
M |
3 |
& |
Выход |
|
|
|
|
|
DD9 |
DD11 |
DD12 |
|
|
|
|
|
|
M2 |
|
считыв. |
|
|
|
|
|
|
|
DD10 |
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
Рис. 4.29. Мажоритарный декодер циклического кода (7,3) |
|
||||||
4.13. Кодер и декодер итеративного кода
Рассмотрим кодер итеративного кода для структуры кодовой комбинации приведенной в табл. 4.6.
Таблица 4.6
Определение контрольных символов итеративного кода
k1 |
1 |
k2 |
0 |
k3 |
1 |
r1 0 |
|
k4 |
1 |
k5 |
0 |
k6 |
0 |
r2 |
1 |
r3 |
0 |
r4 |
0 |
r5 |
1 |
r6 |
1 |
134
PE
И DD7, которая поступила на один из входов схемы DD13. На второй вход поступил информационный символ k1 = 0, который при прохождении через схему DD13 изменил свое значение на 1 и на вход потребителя поступила кодовая комбинация k1k2k3k4k5k6 = 101100 ,что соответствует исходной, указанной в табл. 4.6.
4.14. Кодер и декодер рекуррентного кода
Процесс образования и декодирования кодовых комбинаций рекуррентного кода достаточно полно рассмотрен в подразд. 2.3.5. Там же приведены структурные схемы кодирующих и декодирующих устройств рекуррентного кода при шаге сложения b=2. Для более глубокого понимания процессов обнаружения и исправления ошибок рассмотрим функциональные схемы кодеров и декодеров при шаге сложения b= 3 на примере исходной кодовой комбина-
ции G(x) = 1111000011111100.
Кодирующее устройство такого кода представлено на рис. 4.32. Процесс образования контрольных символов r(x) с помощью данного кодера представлен в табл. 4.7.
Задержка на 3 такта |
Задержка на 3 такта |
|
|
DA1 |
||||
D T |
D T |
D T |
D T |
D T |
D T |
M2 |
1 |
SWT |
CDD1 |
CDD2 |
CDD3 |
CDD4 |
CDD5 |
CDD6 |
DD7 |
2 |
3Выход |
|
||||||||
|
|
|||||||
такт |
|
|
|
r(X) = 0001110111011100 |
|
|
||
Вход G(X) = 1111000011111100 |
|
F(X) = 10101011010100011111101111110000 |
||||||
Рис. 4.32. Функциональная схема кодера рекуррентного кода (2, 1) при b = 3
Ключ DA1 находится в положении 1, когда на вход кодера поступает информационный символ, и в положении 2, когда с выхода сумматора по модулю два поступает контрольный символ. Таким образом, выходная последовательность F(x) в точке 3 представляет собой чередование информационных и контрольных символов.
Декодирующее устройство представлено на рис. 4.33.
137
|
|
|
|
|
|
|
Таблица 4.7 |
|
|
|
Образование контрольных символов при b = 3 |
|
|
||||
Номер |
Вход |
|
|
Состояние ячеек регистра |
|
|
Выход |
|
такта |
DD1 |
DD2 |
DD3 |
DD4 |
DD5 |
DD6 |
DD7 |
|
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
2 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
3 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
4 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
5 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
6 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
7 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
8 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
9 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
10 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
11 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
12 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
13 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
14 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
15 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
16 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
Как известно из подразд. 2.3.5, процесс декодирования заключается в формировании контрольных символов из информационных, поступивших на декодер, и их сравнении с контрольными символами, пришедшими из канала связи. В результате сравнения вырабатывается корректирующая последовательность, которая и производит исправление информационной последовательности.
Рассмотрим работу декодера. Входная кодовая комбинация F*(x) разделителем DA1 разделяется на последовательности информационных и контрольных символов. Посредством линейного преобразователя на элементах DD1…DD6 и DD10 аналогично преобразователю кодирующего устройства, снова формируются проверочные символы r**(X), которые сравниваются (суммируются по модулю 2) элементом DD11 с проверочными символами r*(X), поступающими непосредственно из канала связи. Если ошибок нет, то на выходе формирователя синдрома DD11 имеем последовательность, состоящую из одних нулей. Каждой конкретной пачке ошибок соответствует свой синдром. Определим его структуру. Будем считать, что произошел наихудший случай: исказилось 2b символов. Следовательно, будет поражено b информационных и b проверочных символов. До поступления первого ошибочного символа на входе регистр содержит безошибочные информационные символы.
138
