- •Зачетный билет №1
- •Зачетный билет №2
- •Зачетный билет №3
- •Зачетный билет №4
- •Зачетный билет №5
- •Зачетный билет №6
- •Зачетный билет №7
- •Зачетный билет №8
- •Зачетный билет №9
- •Зачетный билет №10
- •Зачетный билет №11
- •Зачетный билет №12
- •Зачетный билет №13
- •Зачетный билет №14
- •Зачетный билет №15
- •Зачетный билет №16
- •Зачетный билет №17
- •Зачетный билет №18
- •Зачетный билет №19
- •Зачетный билет №20
- •Зачетный билет №21
- •Зачетный билет №22
- •Зачетный билет №23
- •Зачетный билет №24
- •Зачетный билет № 25
- •Зачетный билет №26
- •Зачетный билет №27
- •Зачетный билет №28
- •Зачетный билет №29
- •Зачетный билет №30
Зачетный билет №3
1
2Характеристика генератора с параллельным возбуждением более мягкая из-за уменьшения тока возбуждения при снижении напряжения. Так как при независимом возбуждении снижение напряжения между выводами генератора при увеличении тока якоря вызывается двумя причинами: увеличением падения напряжения на активном сопротивлении якоря и реакцией якоря, а при параллельном возбуждении к этим двум причинам добавляется третья – уменьшение тока возбуждения.
3
4
5
6Схема эмиттерного повторителя. Используется при необходимости согласования большого выходного сопротивления усилительного каскада на биполярном транзисторе в схеме ОЭ с малым сопротивлением нагрузки
7Операция И реализуется здесь многоэмиттерным транзистором Т1, а транзистор Т2служит в качестве инвертора. Многоэмиттерные транзисторы легко реализуются в интегральной технологии и служат основой ТТЛ-элементов. Если на всех входах (эмиттерах транзистора Т1) действует сигнал “1” (высокий потенциал), то все переходы эмиттер–база транзистора Т1закрыты. Потенциал базы транзистора Т2близок к нулю, а переход коллектор – база транзистора Т1отрыт приложенным в прямом направлении напряжением источника +Е. Ток коллекторного перехода транзистора Т1проходит через переход эмиттер – база транзистора Т2переводя его в режим насыщения, а на выходе появляется сигнал “0” (низкий потенциал). Если на одном из входов появится сигнал “0”, то соответствующий переход эмиттер – база транзистора Т1откроется и его базовый ток перебросится из коллекторной цепи в эмиттерную. В результате транзистор Т2закроется и на выходе появится высокий потенциал (“1”). Таким образом, сигнал “0” может быть на выходе только при сигналах “1” на всех входах, что соответствует операции И – НЕ. Назначение: Логическая проверка со всех ли входов поступает сигнал «1».
8 На рисунке 38 представлена базовая конфигурациямикропроцессорной системы(МС), ядром которой служит центральный процессор, выполненный на основе БИС МП. Помимо МП в состав любой МС также входит и ряд вспомогательных устройств:устройства ввода/вывода(УВВ) и запоминающее устройство (ЗУ). В ЗУ хранятся последовательности двоичных кодов управляющих программ и набора данных необходимые МП для выполнения обработки информации, а УВВ обеспечивают его взаимодействие с внешними устройствами.
ЗУ может включать в себяпостоянное запоминающее устройство (ПЗУ), обеспечивающее хранение управляющих программ и набора исходных данных для организации процесса обработки информации, а также оперативное запоминающее устройство (ОЗУ) – для хранения изменяющейся части обрабатываемой информации.
В МС имеется три типа шин(данных, управления, адреса), каждая из которых выполняется в виде набора проводников, связывающих основные элементы МС между собой. По шине данных передаются двоичные сигналы, соответствующие кодам данных и команд управляющих программ. МП определяет устройство – источник данных (откуда их нужно считать) и их получателя или приёмник (куда надо записать данные) и передаёт пошине управления соответствующие сигналы о направлении передачи информации. Наконец,шина адресаслужит для указания места расположения данных, по ней МП передаёт двоичный код соответствующей ячейки памяти (откуда взять или куда записать двоичный код, передаваемый по шине данных).