- •Билет№1
- •3.Трехфазная нулевая схема выпрямления.
- •4.Трехфазная мостовая схема выпрямления.
- •Билет №2
- •Билет №3
- •Билет№ 4
- •Сети с глухим заземлением нейтрали
- •Выбор режима нейтрали и вида заземляющего устройства
- •3. Статические и динамические характеристики технологических объектов управления.
- •Билет №5
- •Билет №6
- •2. Выбор сечений проводов и кабелей.
- •Выбор сечений жил проводников по нагреву расчётным током
- •3 Программные средства автоматизации в металлообработке.
- •Билет №7
- •3. Математическое обеспечение систем управления станками
- •Микропроцессорные стойки чпу
- •Билет №8
- •Принципы импульсного регулирования напряжения в электроприводе постоянного тока.
- •Билет №9
- •Преобразователи частоты с непосредственной связью нагрузки с сетью.
- •Выбор номинальной мощности трансформатора с учётом перегрузочной способности
- •Билет№10
- •Позиционные кодовые счпу
- •Билет №11
- •Билет №12
- •Микропроцессорные стойки чпу
- •Билет №13
- •Билет №14
- •3. Перспективы и тенденции применения микропроцессорных технологий.
- •Билет №15
- •Билет№16
- •Экзаменационный билет №17
- •2. Защиты синхронных генераторов
- •3. Аппаратные и цифровые регуляторы локальных сар
- •Расчет параметров объекта управления
- •Регуляторы с им постоянной скорости
- •Билет 18
- •2. Защиты синхронных двигателей.
- •3 Технологические процессы в металлообработке
- •Экзаменационный билет №19
- •1.Перспективы и тенденции применения мп-х технологий
- •2. Защиты силовых трансформаторов.
- •Дифференциальная защита
- •Особенности, влияющие на выполнение дифференциальной защиты трансформаторов:
- •Выбор уставок дифференциальной защиты
- •Продольная дифференциальная защита
- •Поперечная дифференциальная защита
- •3. Технологические процессы в энергетике
- •Билет№20
- •1. Техническое обеспечение микропроцессорных систем.
- •2. Защита шинопроводов станций и подстанций
- •3. Информационно-измерительные системы в системах автоматизации.
- •Билет №22
- •1. Аппаратные и цифровые регуляторы локальных сар Регуляторы р25(аппаратно-технический комплекс Контур-1)
- •Технически оптимальная настройка регуляторов
- •3. Технические средства автоматизации в металлообработке
- •К датчикам скорости относятся:
- •Датчики измерения температуры:
Билет№20
1. Техническое обеспечение микропроцессорных систем.
Структура МП определяет состав и взаимодействие основных устройств и блоков, размещённых на его кристалле. В эту структуру входят:
Центральный процессор, главное вычислительное устройство, состоящее из устройства управления и одного или нескольких операционных устройств.
Внутренняя память (кэш-память, блоки оперативной и постоянной памяти).
Интерфейсный блок, обеспечивающий выход на системную шину и обмен данными с внешними устройствами через параллельные или последовательные порты ввода-вывода.
Периферийные устройства (таймерные модули, аналогово-цифровые преобразователи, специализированные контроллеры).
Вспомогательные схемы (генератор тактовых импульсов, схемы для выполнения отладки и тестирования, сторожевой таймер и ряд других)
В современных МП реализуются следующие варианты архитектур.
CISC – архитектура реализована во многих типах МП, выполняющих большой набор разноформатных команд с использованием многочисленных способов адресации. Типичным примером CISC – процессоров являются МП семейства Pentium. Они выполняют более 200 команд разной степени сложности, которые имеют размер от одного до пятнадцати байт и обеспечивают более 10 различных способов адресации.
RISC – архитектура отличается использованием ограниченного набора команд фиксированного формата. Такие процессоры обычно реализуют около 100 команд, имеющих фиксированный формат длиной 4 байта. Также значительно сокращается число используемых способов адресации. При этом для сокращения количества обращений к памяти RICS процессоры имеют увеличенный объём внутреннего РЗУ- от 32 до нескольких сотен регистров, тогда как в CISC процессорах число регистров общего назначения обычно составляет 8-16. Указанные достоинства RISC архитектуры привели к тому, что во многих современных CISC процессорах используется RISC ядро, выполняющее обработку данных. При этом поступающие сложные разноформатные команды предварительно преобразуются в последовательность простых RISC операций, быстро выполняемых этим процессорным ядром. Таким образом, RISC – это сокращенный набор команд, уменьшенный фиксированный формат команд, алгоритмическая ориентация на конвейерные структуры с большим числом уровней совмещение в конвейере, что позволяет выполнять команды за один машинный цикл. RISC – архитектурой обеспечивают выигрыш в производительности по сравнению с СISC – процессорами при реализации относительно простых алгоритма управления, но в то же уступают последнем в областях применения, где требуется выполнение сложных расчётов и алгоритмов управления с элементами «искусственного интеллекта». Поэтому лучше универсальные – СRISC. Граница между суперскалярным и СRISC – архитектурами очень условна.
VLIW – архитектура. Ее особенностью является использование очень длинных команд (до 128 бит и более), отдельные поля которых содержат коды, обеспечивающие выполнение различных операций. Таким образом, одна команда вызывает выполнение сразу нескольких операций параллельно в различных операционных устройствах, входящих в структуру микропроцессора.
Принстонская архитектура, которая часто называется архитектурой Фон-Неймана, характеризуется использованием общей оперативной памяти для хранения программ, данных, а так же для организации стека. Для обращения к этой памяти используется общая системная шина, по которой в процессор поступают команды и данные.
Гарвардская архитектура характеризуется физическим разделением памяти команд (программ) и памяти данных. Каждая память соединяется с процессором отдельной шиной, что позволяет одновременно с чтением-записью данных при выполнении текущей команды производить выборку и декодирование следующей команды. Недостатки данной архитектуры связаны с необходимостью проведения большого числа шин, а также с фиксированным объёмом памяти, выделенной для команд и данных, назначение которой не может оперативно перераспределяться в соответствии с требованиями решаемой задачи. Гарвардская архитектура получила широкое распространение в микроконтроллерах – специализированных микропроцессорах для управления различными объектами, рабочая программа которых хранится в отдельном ПЗУ.
Во внутренней структуре современных высокопроизводительных микропроцессоров реализуется конвейерный принцип выполнения команд. При этом процесс выполнения команд разбивается на ряд этапов.
1) Выборка очередной команды
2) Декодирование выбранной команды
3) формирование адреса операнда
4) Приём операнда из памяти
5) Выполнение операции
6) Размещение результата в памяти
Выделяются 2 класса: микропроцессоры общего назначения и специализированные микропроцессоры (Рис 2.1.2)
Микропроцессоры общего назначения предназначены для решения широкого круга задач обработки разнообразной информации. Их основной областью являются персональные компьютеры, рабочие станции, серверы и другие рабочие системы массового применения.
Микроконтроллеры являются специализированными микропроцессорами, которые ориентированы на реализацию устройств управления, встраиваемых в разнообразную аппаратуру.