книги из ГПНТБ / Преснухин, Л. Н. Цифровые вычислительные машины учебное пособие
.pdfрегистра проходят сигналы установки в состояние «1» только в тех разрядах, где х { = 1. Если код числа xxx.2xs ...хп_ххп задан в виде им пульсных сигналов, то необходима синхронизация передачи сигналов информационного кода и сигнала приема кода.
Выдачу прямого или обратного кода числа из регистра осуществляют с помощью двух систем элементов совпадения И» и Я3, сигналы с кото рых объединены с помощью системы схем объединения ИЛИ. По сиг налу Вх выдачи прямого кода числа с регистра через схемы Я.2 на выход
пройдут |
прямые значения |
сигналов |
кода, |
хранимого в |
регистре, и |
|||||
в каждом разряде на выходе будет выработан сигнал гг = |
хь. |
Возбуж |
||||||||
дение шины В-2 позволяет |
через систему |
схем Я 3 |
получить |
обратное |
||||||
|
|
значение кода, хранимого в реги |
||||||||
|
|
стре, при этом в каждом его раз |
||||||||
|
|
ряде |
вырабатывается значение ко |
|||||||
|
|
да Zi |
= |
|
У*. |
|
|
|
|
|
|
|
|
|
•*f| |
|
%2\ |
*П-f| |
|
Хп\ |
|
|
|
|
Рг, |
о |
|
|
|
|
|
|
|
|
|
|
|
Г |
|
|
|
|
|
|
|
Пр.' |
fX, |
|
X. f l f |
w |
-f |
Лл |
||
|
|
|
|
|
!■ ■мЬ |
j r П F |
||||
|
|
Рг< Т, |
|
_ ] [лГ5 |
||||||
Рис. 3.1. |
Функциональная схема ре |
Рис. 3.2. Функциональная схема пере |
||||||||
гистра |
на электронных триггерах |
дачи |
парафазных кодовых |
сигналов |
Отметим, что установка триггеров регистра в «О» состояние перед передачей кода числа ведет к затратам времени, а установка триггеров в «1» состояние по одному входу приводит к более длительному переход ному процессу по сравнению с установкой триггеров одновременно по обоим входам сигналами «1» и «О». Поэтому использование парафазного кода для передачи информации с регистра на регистр позво ляет значительно увеличить быстродействие. Функциональная схема передачи парафазных кодовых сигналов приведена на рис. 3.2.
Код, записанный на регистре Ргх, передается по сигналу прием
кода |
Пр в регистр Рг2 через две системы логических элементов Их |
и Я 2 |
(через схемы Их передаются прямые, а через схемы Я., инверсные |
значения переменных). При этом на единичных и нулевых входах каждого триггера Рг, возникают комбинации «1» и «О» или «О» и «1» входных сигналов, устанавливающие триггеры Рг.г в требуемые состоя ния вне'зависимости от их исходного состояния.
Выполнение поразрядных микроопераций в регистрах. Функцио нальная схема для выполнения поразрядной операции сложения по mod 2 представлена на рис. 3.3, а в табл. 3.1 приведена таблица истинности для операции г,- = 0 г/,-. Пусть в регистре Рг на триг герах Тх -г- Тп со счетными входами записан код числа ххх2х3 ... хпЛхп. По сигналу приема кода Пр через систему схем Я на счетные входы триггеров в каждом разряде можно передать сигналы «1» кода числа
120
ihy-гУз ■■■УплУп■Пройдя на счетный вход, сигналы «1» вызовут переброс всех триггеров, которые предварительно сигналами кода ххх2х3 ...
х rj_yXfi были установлены р «1» и «О» состояния и в регистре Рг произой дет образование кода числа гхгггъ ... гпЛгп как результат поразрядного
Рис. 3.3. Функциональная схема |
Рис. 3.4. Функциональная схема для вы |
для выполнения операции по |
полнения логических операций умножения |
разрядного сложения |
и сложения |
сложения и умножения. Соответствующие таблицы истинности микро операций приведены в табл. 3.2 и 3.3, а функциональная схема — на рнс. 3.4.
В регистре Рг2 записан код числа х 2х.2х3 ... хп_ххп. Код числа Уй/ъУз ••• Уп-\Уп хранится в регистре Ргх. Этот код может быть передан
|
Т а б л и ц а |
3.1 |
|
Т а б л и ц а 3.2 |
|
Т а б л и ц а 3.3 |
||
Xi |
У, |
2г |
Xf |
У'1 |
г; |
Xi |
Vi |
г; |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1) |
■1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
-1 |
в Рг.2через систему логических элементов //, или И*. При возбуждении шины передачи сигналом логического сложения J1C через схемы Их на входы «1» триггеров регистра Рг2 пройдут сигналы, соответствую щие «1» состояниям триггеров регистра Ргх. Следовательно, «1» состо яние триггеров регистра Ргх будет скопировано при передаче в триг геры регистра Рг.2, что и соответствует выполнению операции пораз рядного сложения в соответствии с табл. 3.2.
При возбуждении шины передачи сигналом логического умноже ния Л У через систему логических схем И.г в регистр Ргл на входы «О» триггеров будут переданы сигналы, соответствующие состоянию триггеров регистра Рг.2. В этом случае произойдет сброс всех триггеров регистра Рг.2, кроме тех, «1» состояние которых соответствовало «1» состоянию триггеров регистра Ргх. Следовательно, выполнение ука занной передачи сигналов приводит к выполнению операции пораз рядного логического умножения гх = лу •//; в соответствии с табл. 3.3.
121
Выполнение операции сдвига кода числа в регистре. Операция
сдвига кода числа есть изменение начального положения его разрядов. Поскольку для позиционных систем счисления вес каждого символа кода определяется его положением в коде, то сдвиг кода числа на один разряд вправо относительно принятой разрядной сетки соответ ствует умножению величины числа на основание системы счисления, а сдвиг влево — делению величины числа на основание системы счис ления. В регистрах, как правило, сдвиг числа на k разрядов осуществ ляется за k тактов или за k микроопераций сдвига. Микрооперация сдвига есть сдвиг числа на один разряд вправо или влево относи тельно принятой разрядной сетки. Для осуществления микроопераций сдвига между триггерами регистра вводят специальные цепи сдвига. Рассмотрим функциональную схему однотактного сдвигающего реги стра с парафазной передачей информации (рис. 3.5).
Рис. 3.5. Функциональная схема одно |
Рис. 3.6. Функциональная схема |
|||
тактного сдвигающего регистра с пара |
сдвига |
информации в регистре |
||
фазной |
передачей информации |
|
вправо и влево |
|
Пусть |
в |
триггерах 7 \ -ь Тп записан код |
числа хгхгхя ...хп_рсп. |
|
Рассмотрим |
первые четыре разряда |
регистра Рг. С выхода Рг через |
цепь передачи парафазного кода информационные сигналы с 7\ поданы
на Т 2, с Т2 на Тя и т. д. |
Если в триггерах записан код х ^ х ^ , то после |
||||||
возбуждения цепи сдвига сигналом сдвиг вправо Сд. |
Пр. триггер |
7 \ |
|||||
установится |
в «О» состояние, |
а его информационное |
состояние будет |
||||
передано |
в |
Т2, с Т 2 в |
Т3 и |
т. д. Следовательно, на триггерах |
ре |
||
гистра |
Рг |
установится |
код 0 x tx2x3. После подачи второго импульса |
||||
сдвига |
в |
триггерах регистра |
будет код O d r^ , затем |
ООО*! и т. д. |
|||
Чтобы осуществить сдвиг кода числа не только вправо, но и |
|||||||
влево, |
необходимо ввести в схему каждого разряда |
дополнительные |
цепи, как это показано на рис. 3.6 для произвольного t-ro разряда регистра. Для сдвига кода числа вправо возбуждение шины сдвига сигналом сдвиг вправо Сд. Пр. информационное состояние триггера
Г/ передается парафазным кодом, вырабатываемым |
схемами И1 и |
#>, в триггер Г;+1.-На входах триггеров в этом случае |
надо поставить |
схемы ИЛИ для объединения сигналов с двух соседних триггеров. Регистры, допускающие сдвиг кода числа вправо и влево, называют
реверсивными.
Поскольку в интегральном исполнении (см. гл. 2) обычно изготов ляют в одном корпусе логические элементы.И — НЕ; ИЛИ — НЕ, а не отдельно элементы И и ИЛИ, то это необходимо учитывать при
122
построении электронных узлов. На рис. 3.7 изображена функциональ ная схема трехразрядного регистра сдвига на интегральных потен циальных R —S-триггерах и логических элементах И — НЕ. Использо вание потенциальных триггеров обусловливает применение двухтакт
ного обмена информацией по сигналам |
|
|
|
|||||||||
сдвига Сд1 и Сд2 между входными и вы |
|
|
|
|||||||||
ходными триггерами данного разряда. |
|
|
|
|||||||||
Поскольку управляющие цепи на эле |
|
|
|
|||||||||
ментах |
И — НЕ инвертируют |
сигналы, |
|
|
|
|||||||
то для |
правильного функционирования |
|
|
|
||||||||
узла применено |
инверсное |
соединение |
|
|
|
|||||||
единичных входов «1» триггеров. |
Код |
|
|
|
||||||||
информации, |
записанный |
в |
триггеры |
|
|
|
||||||
Т{_1г Tf, T i+1, по сигналу Сдг передается |
|
|
|
|||||||||
в выходные триггеры регистра Т\_х, Т\, |
|
|
|
|||||||||
T'i+1 ... Сдвиг кода информации вправо |
|
|
|
|||||||||
на один разряд |
происходит |
по сигна |
|
|
|
|||||||
лу Сд2- |
|
3.8 |
приведена функциональ |
|
|
|
||||||
На рис. |
Рис. 3.7. Функциональная схема |
|||||||||||
ная схема трех разрядов сдвигающего |
||||||||||||
трехразрядного регистра сдвига |
||||||||||||
регистра на универсальных синхрони |
на интегральных R — S -триг |
|||||||||||
зируемых |
J — /(-триггерах. |
Так |
как |
герах |
и логических |
элементах |
||||||
интегральный |
J |
— /(-триггер |
содержит |
|
И — НЕ |
|
||||||
в себе два потенциальных триггера |
и |
для |
построения |
регистра |
||||||||
входные логические схемы |
И — НЕ, |
п |
||||||||||
сдвига |
на |
этих |
триггерах не требуется |
каких-либо дополнительных |
логических элементов. При действии каждого синхронизирующего импульса СИ происходит передача информации внутри J — /(-триг гера и между разрядами на один разряд вправо.
Для построения реверсивного сдвигающего регистра на J — К- триггерах необходимо вводить дополнительные элементы. Рассмотрим
|
|
построение |
и |
работу трех |
разрядов |
||
|
|
реверсивного |
сдвигающего |
регистра |
|||
|
|
с использованием интегральных ло |
|||||
|
|
гических |
элементов |
И — НЕ |
и |
||
|
|
ИЛИ — НЕ для выработки |
парафаз- |
||||
|
|
ных сигналов |
передачи |
информации |
|||
Рис. 3.8. Функциональная схема |
(рнс. 3.9). Сдвиг кода числа вправо |
||||||
или влево задается постоянными |
по |
||||||
трехразрядного регистра сдвига |
тенциалами Сд. Пр.; Сд. Лв. на ши |
||||||
на |
универсальных триггерах |
||||||
|
J —К-типа |
нах управления сдвигом. Осуществ |
ляется сдвиг под действием синхрони зирующих сигналов СИ. Под действием каждого импульса синхрони зации сдвиг происходит на один разряд.
Если время сдвига кода числа на один разряд равно tnB, а сдвиг осуществляется на m разрядов, то общее время сдвига Тсдв равно т / сдв. При m Ф 1 можно построить схему сдвига кода числа так, чтобы сдвиг на m разрядов выполнялся за время tcm. Для этого цепи сдвига выполняются в виде соединения выхода i-ro триггера со входами
123
(i 4- m)-ro триггера. Если tn — число переменное, то для сдвига кода числа за одно и то же время надо вводить дополнительные цепи. На рис. 3.10 показан принцип построения цепей сдвига, выполняющих
сдвиг кода числа на любое число разрядов |
1, 2, 3, |
т за одно и то |
же время. Парафазные сигналы с триггера |
T t передаются на входы т |
Рис. 3.9. Реверсивный сдвигающий трехразрядный регистр
триггеров через 2т логические схемы Я. Для сдвига значения информа ции в триггере на 1, 2, 3, т разрядов вправо, т. е. для передачи информационного состояния триггера Г,- в триггеры Тиъ Ti+2, ...,
..., T,-+m, необходимо возбудить одну из шин % -и ат и подать сигнал на шину сдвига Сд. Пр.
Рис. 3.10. Принцип построения цепей сдвига на любое число разрядов
Преобразование формы представления кодов чисел в регистре.
В регистре, имеющем связи для сдвига кодов, можно проводить преобразование представления последних из параллельной формы в последовательную и наоборот, а также из параллельно-последо вательной формы в параллельную и наоборот. Рассмотрим, например, преобразование последовательного «-разрядного кода числа в парал лельный «-разрядный код.
124
Если имеется последовательный код числа УхУ-гУз ••• УплУт то зна чения его разрядов подаются последовательно на вход триггера млад шего разряда регистра. После приема значения уп осуществляется сдвиг вправо на один разряд, принимается значение уп_х (п — 1)-го раз ряда последовательного кода числа на триггер младшего разряда и опять происходит сдвиг на один разряд вправо. По прошествии п так тов приема и сдвига кода в регистре образуется параллельный код числа xLx.,x3 ...хпЛхп. Если последовательный код числа передается младшими разрядами вперед, то код принимается триггером старшего разряда регистра и сдвигается влево.
Для преобразования параллельно-последовательного кода числа в параллельный, в регистр принимаются группы но й разрядов, которые затем сдвигаются на k разрядов вправо или влево в зависимости от порядка следования разрядов в параллельно-последовательном
коде.
Для преобразования параллельного кода числа, находящегося в регистре, в последовательный подается п импульсов сдвига. Последо вательный код снимается со старшего или младшего разряда триггера регистра в зависимости от принятого в нем порядка следования стар ших и младших разрядов. Параллельно-последовательный код числа получается при съеме групп по k разрядов со старших или младших k триггеров регистра и сдвиге содержимого регистра на k разрядов после съема каждой группы.
§ 3.3. СЧЕТЧИКИ
Одноразрядный двоичный счетчик. На базе триггера со счетным входом, т. е. со схемой запуска одновременно по двум базам или двум коллекторам транзисторов триггера, можно построить схему однораз рядного двоичного счетчика. На рис. 2.58 приведена схема Г-триг- гера — простейшего двоичного счетчика в интегральном исполнении. Однако поскольку на входные схемы Их и И* подаются выходные уровни напряжений триггера, то необходимо в цепь этих связей вклю чать элементы задержки или тщательного контролирования длитель ности запускающих сигналов и время переходных процессов логических элементов ИЛИ — НЕХ, ИЛИ — НЕг, Их и # 2.
Потенциальная связь предполагает наличие непосредственных галь ванических соединений между электронными элементами, электрические состояния которых передаются при этом без каких-либо преобразова ний. После окончания переходных процессов в системе элементов устанавливаются определенные уровни токов и напряжений, отража ющие заданное информационное состояние всей системы. В потенци альных комбинационных логических схемах преобразование информа ции производится за один такт. После подачи потенциальных сигналов на входы схемы (узла) вырабатываются устойчивые уровни выходных сигналов, которые существуют до тех пор, пока не сняты входные уровни сигналов.
Поскольку в потенциальной системе элементов отсутствует элек- - тронный элемент задержки сигналов, то в накапливающих логических
125
схемах на потенциальных электронных элементах используют многотактное преобразование информации. Так, в одноразрядном двоичном счетчике используют двухтактную передачу информации между двумя
триггерами |
на один разряд |
счетчика на потенциальных элементах. |
||||||
1 _ П |
|
В первом такте информация вводится |
во входной |
|||||
|
триггер счетчика и передается на входы его выход |
|||||||
|
|
ного триггера. Во втором такте информация вводит |
||||||
|
|
ся в выходной триггер, уровни которого уста |
||||||
|
|
навливают состояния схем входного триггера. |
||||||
|
|
Рассмотрим |
одноразрядный |
двоичный счетчик |
||||
|
|
с двухтактным обменом (рис. 3.11). Счетчик содер |
||||||
|
|
жит два |
триггера Т |
и Т' и четыре двухвходовых |
||||
|
|
схемы И. |
Управляется счетчик сигналами А и А х, |
|||||
|
|
задержанными один относительно другого на вре |
||||||
|
|
мя т. Величина задержки превышает время пере |
||||||
Af |
Ч |
ходных процессов в триггере. |
|
|
||||
Рис. 3,11. Однораз |
Пусть |
счетчик находится в «О» состоянии, что |
||||||
соответствует |
«О» |
состоянию |
обоих |
триггеров. |
||||
рядный двоичный |
||||||||
счетчик с двухтакт |
В первом такте при подаче сигнала А на вход |
|||||||
ным обменом |
счетчика на триггер Т будет занесена «1», поскольку |
|||||||
|
|
схема Иг открыта высоким «О» уровнем триггера Т. |
Во втором такте по сигналу А х «1» состояние триггера Т переписывается в триггер Т '. Переброс триггера Т приведет к формированию разре шающего сигнала на схему И.2, поэтому при подаче второго сигнала А состояние триггера Т вновь станет нулевым. Это состояние Т по
сигналу А х перепишется в триггер Г '. На |
|
|
|
|
рис. 3.12 приведена временная диаграмма |
Сброс |
I— |
|
|
работы этого счетчика. На диаграмме пока |
А _ н т л _ п _ п _ п _ |
|||
заны: серии входных сигналов А и Лт; |
* |
___ п п |
_ ш т |
|
потенциалы на обоих выходах триггеров Т |
|
|
|
|
и Т'\ выходные сигналы логических схем |
|
|
|
|
И, -f |
Я4. |
|
|
|
В комплексах интегральных систем ло |
|
|
|
|
гических элементов используются инте |
|
|
|
|
гральные счетчики на основе двух триг |
|
|
|
|
герных элементов. Например, на рис. 3.13 |
|
|
|
|
изображена функциональная схема уни |
|
|
|
|
версального J — /б-триггера, построенного |
|
|
|
|
на базе интегральных логических элемен |
Рис. 3.12. Временная диа |
|||
тов И — НЕ. Синхронизация работы цепо |
грамма работы счетчика |
|||
чек |
триггерных систем осуществляется |
|
|
J = К = 1 |
подачей серии синхронизирующих импульсов СИ. При |
||||
этот |
элемент работает как счетчик. |
|
|
|
Многоразрядные двоичные счетчики. Переключательная функция
«-разрядного двоичного счетчика в ДСНФ представляет набор 2" конституентов единицы:
F («) |
ХхХ2 ... Хц_хХц ~г |
|
2 ... Хп_хХл |
~Г ХхХ% ... Xf7_iXn “р ... |
“ ХхХ2 ... |
... хп_!Хп, где х;, х; (i = |
1, |
2, 3, . . . , « ) |
— булева функция, |
генерируе |
|
мая |
данным i-м разрядом |
счетчика. |
|
|
126
Многоразрядный двоичный счетчик преобразует число — импульс ный код в позиционный код по любому заранее определенному основа нию. Рассмотрим построение простейшего n-разрядного счетчика на потенциально-импульсных и потенциальных логических элементах
(рис. 3.14).
В схеме, показанной на рис. 3.14, а, по счетному входу триггера поступают положительные запускающие импульсы. При переходе триггера из «1» в «О» состояние через дифференцирующую ^С-цепочку на вход следующего триггера проходит положительный сигнал, уста-
|
Q |
|
5 |
|
|
|
Гг"' |
|
1 |
|
|
|
|
\ |
с |
|
У \ 1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
|
|
|
|
------- |
flк;1 |
|
|
|
|
|
1 |
|
|
|
||
|
1к ■ r> |
|
|
|
||
Л |
|
|
|
|
|
|
|
з |
си |
к |
|
|
|
Рис. 3.13. Функциональная схе |
Рис. 3.14. Многоразрядный двоичный счетчик: |
|||||
ма |
одноразрядного |
счетчика, |
а — на потенциально-импульсных логических эле |
|||
построенного на интегральных |
ментах; |
б — на потенциальных |
логических эле |
|||
|
элементах И — НЕ |
|
ментах |
|
||
навливающий |
его |
в «1» состояние. |
В схеме счетчика, |
приведенной |
на рис. 3.14, б, используют двухтактную передачу информационных состояний между триггерами. После занесения информационной «1» в триггер Ту по сигналу А его информационное состояние сигналом Ау переписывается в триггер Т[. С выхода Ху состояние «1» переносится в триггер Т3, а затем по сигналу А2— в триггер Т2 и т. д.
Таким образом, при последовательном поступлении сигналов А на входы счетчика будет происходить подсчет импульсов, т. е. пре образование время-импульсного кода в двоичный код. В табл. 3.4 представлены информационные состояния триггеров Ту -ь Т3 рассмат риваемого счетчика, иллюстрирующие его работу при подсчете первых девяти импульсов.
В рассмотренных схемах счетчиков нельзя получить значительное быстродействие, поскольку сигналы от разряда к разряду проходят последовательно, вызывая последовательное срабатывание триггеров. Чтобы ускорить работу счетчика, необходимо вместо цепей последо-
127
|
|
|
|
|
|
|
|
|
|
|
|
|
Т а б л и ц а 3.4. |
||
/V |
А |
л |
т гт |
|
АгТ.{Г |
|
|
а 3т 9т \ |
|
|
|
|
|||
-0 |
0 |
0 |
|
0 |
|
0 |
0 |
0 |
0 |
0 |
0" |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
|
1 |
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
— |
1 |
2 |
0 |
1 |
|
1 |
|
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
||
1 |
0 |
|
0 |
|
1 |
0 |
1 |
0 |
0 |
0 |
0 |
|
— |
0 |
|
|
0 |
1 |
0 |
|
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
||
3 1 |
0 |
|
1 0 |
0 |
0 |
1 |
0 ■1 |
0 - |
0 |
— |
1 |
||||
4 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
||||
1 |
0 |
|
0 |
|
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
— |
0 |
|
5 |
0 |
1 |
0 |
|
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
|||
1 |
0 |
|
1 |
|
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
— |
1 |
|
|
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
||||
6 |
1 |
0 |
0 |
1 |
0 |
1 0 |
0 0 |
1 |
|
_ _ . |
|||||
7 |
0 |
1 0 |
0 |
. 1 0 1 |
0 0 |
1 |
1 1 |
0 |
|||||||
1 |
0 |
|
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
— |
|||
8 |
0 |
1 |
1 |
|
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
||
1 |
0 |
|
0 |
|
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
— |
0 |
|
9 |
0 |
1 |
|
0 |
|
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
||
1 |
0 |
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
— |
1 |
||
|
0 |
1 |
1 |
|
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
вательного переноса вводить цепи сквозного группового или одно временного переноса.
Счетчик с цепью сквозного переноса. Принцип построения счет чиков с цепью сквозного переноса на интегральных триггерах показан на рис. 3.15. В этой схеме входной
*i-ч*е-1 |
ъ |
** |
|
сигнал переноса А,-_2 , возникающий |
||||
|
|
|
|
|
в |
(г — 2)-м каскаде, проходит на |
||
|
|
|
|
|
вход |
г-ro каскада, если триггер |
||
|
|
X |
X |
|
|
имеет «1» состояние. В свою |
||
|
|
очередь сигнал переноса i-го каскада |
||||||
At |
О |
|
4 |
о |
может пройти через входную схему |
|||
|
|
|
И (г |
1 )-го каскада и поступить |
||||
О |
|
J |
О |
на |
вход Г ^ -го триггера. |
|||
|
|
Состояния |
всех входных триг |
|||||
|
геров после |
установки сигналами |
||||||
X |
X |
X |
переноса по сигналу Ах перепишут |
|||||
Л- |
о |
|
о |
л |
Ащ ся на выходные триггеры, обеспе |
|||
|
|
|
|
|
чивая перестройку сигналов на це |
|||
Рис. 3.15. Принцип построения |
счет пях сквозного переноса. |
|||||||
чика с цепью сквозного |
переноса |
На рис. 3.16 приведена функцио |
||||||
|
|
|
|
|
нальная схема счетчика со сквоз |
|||
ным |
переносом |
на четыре |
двоичных |
разряда |
на / — К-триггерах. |
|||
Если |
триггеры |
Тх -е |
находятся |
в |
«1» состоянии, то очередной |
импульс синхронизации СИ, поступив одновременно на входы всех триггеров, вызовет их переброс в «О» состояние.
Счетчики с цепью группового переноса. Принцип построения счетчиков группового переноса рассмотрим на примере, показанном
128
на рис. 3.17. Триггеры J — К -типа 7\ ч- Т4 представляют собой груп пу, которая вырабатывает перенос на триггер Тъ (являющийся началь ным триггером следующей группы) с помощью схемы совпадения И3, если все триггеры Т.г ч- Т4 находятся в «1» состоянии. Если же в еди ничном состоянии находятся только триггеры Т 1 ч- Т 3, тогда через
Рис. 3.16. Функциональная схема |
Рис. 3.17. Принцип построения счет- |
счетчика со сквозным переносом |
чика с цепью группового переноса |
на четыре двоичных разряда |
|
схему совпадения И3 сигнал |
переноса поступит на вход триггера Т4. |
При отсутствии переноса с группы, сигнал переноса с триггера Т4 |
на триггер Т5 проходит через схему объединения ИЛИ.
Счетчики с цепью одновременного переноса. Счетчики, у которых перенос между группами имеет такую же организацию, как и внутри группы, называют счетчиками с цепью одновременного переноса. Пусть имеет ся счетчик, три группы которого изображены на рис. 3.18. Если все
триггеры групп Г (lVl), Г h Г (/+1) на ходятся в «1» состоянии, то на выхо дах схем совпадения Иъ # 2, Ия бу дут потенциалы высокие по уровню,
которые через |
схему |
И0 в виде сиг |
||
нала |
переноса |
трех |
групп |
тригге |
ров |
передаются |
в (t |
+ 2)-ю |
группу. |
Если «1» состояние имеют триггеры только первых двух групп, то сиг нал переноса в группу Гм будет выработан схемой совпадения # 4.
Рассмотренное построение цепи переноса значительно сокращает время распространения сигналов, особенно в случае многоразрядных счетчиков.
Оценка быстродействия счетчиков с различным построением цепей переноса. Проведем приближенную количественную оценку быстро действия счетчиков с различным построением цепей переноса.
В обычном счетчике общая логическая формула для образования переноса в i-м разряде может быть записана в виде:
P i= X iP i-1,
где Xi — значение переменной данного разряда; P*_i — значение переноса из предыдущего младшего разряда.
б Л , Н . Преснухин |
129 |