книги из ГПНТБ / Преснухин, Л. Н. Цифровые вычислительные машины учебное пособие

аналогично вырабатывается сигнал сг+1 + 1 = 1 при йг = 1, bt — 1. Только в том случае, когда а,- Ф bh сигналы ci+1 и сг-+1 опреде­ ляются сигналами с, + ct.

Появление сигнала с* или сигнала с* в t-м разряде свидетельствует об окончании операции сложения в данном t-м разряде. Поскольку, как это было отмечено ранее, статистически мало вероятно распро­ странение сигналов переноса через количество разрядов, значительно превышающих величину log2«, то для фиксации окончания операции сложения необходимо объединить сигналы с?- со всех п разрядов с помощью одной схемы Я (рис. 3.48). Появление сигнала с* на выходе

схемы Я соответствует окончанию выработки сигналов переносов, т. е. сигналу окончания операции сложения.

Возможный вариант функциональной схемы выделения сигнала окончания сложения ОС в асинхронном сумматоре приведен на рис. 3.49, а временная диаграмма работы этой схемы :— на рис. 3.50.

Импульсы синхронизации СИ производят опрос логической схемы Я, на которую подан высокий потенциал триггера Т и сигнал окон­ чания распространения переносов с*. Когда сигнал с* нарастает до высокого уровня, то срабатывает схема Я, один СИ проходит через нее, сбрасывает триггер в «0» состояние, и появляется на выходе как сигнал окончания сложения.

Если сложение начинается в момент времени tu а заканчивается, в худшем случае, в момент времени i3, то в данной схеме определяется момент фактического окончания суммирования в момент времени L. Выигрыш во времени в этой схеме

(t3- h ) / { k - i i ) ^ n / \ o g 2n.

§3.6. ЭЛЕКТРОННЫЕ УЗЛЫ КАК СХЕМЫ

СПОВЫШЕННОЙ СТЕПЕНЬЮ ИНТЕГРАЦИИ

Интегральные схемы с повышенной степенью интеграции как конструктивно-технологическая база электронных узлов. Современные технологические методы микроэлектроники позволяют изготовлять интегральные схемы с большим количеством электронных элементов и

150

соответственно электронных компонентов на подложке в одном тех­ нологическом цикле. Такие интегральные изделия, состоящие из большого количества электронных элементов со связями между ними и выполняющие функции частей узлов или электронных узлов, назы­ вают схемами с повышенным уровнем интеграции или большими инте­ гральными схемами (БИС). Естественно, что прогресс технологии позволит перейти от изготовления узлов на одной подложке к,изго­ товлению нескольких узлов или даже полностью электронных блоков. Чтобы охарактеризовать БИС количественным показателем, исполь­ зуют параметр т) —. коэффициент степени интеграции:

до 10 элементов, значение коэффициента интеграции лежит в преде­

Современные интегральные изделия микроэлектроники содержат в себе компоненты, аналогичные следующим традиционным состав­ ляющим радиоаппаратуры: радиодеталям, соединительным проводам; монтажным шасси или печатным платам; монтажным колодкам; разъемам.

Существуют различные методы проектирования и изготовления БИС, в частности с фиксированными и избирательными внутренними межсоединениями. При фиксированных межсоединениях группы N электронных элементов, каждый из которых имеет вероятность быть

влетворительного выхода годных элементов требует значительного повышения уровня качества технологии.

Если использовать технику избирательных соединений элементов БИС, то можно снизить требования по проценту выхода годных эле­ ментов за счет их избыточности на пластине. После изготовления элементов составляется карта годности, и соединение элементов по функциональной схеме производится обходом дефектных элементов. Этот метод допускает специфичные связи для каждой БИС, что прак­ тически возможно лишь при развитии высокоавтоматизированной системы машинного контроля и разводки соединений.

Значительный резерв повышения степени интеграции при заданном уровне технологии обеспечивает многокристальный или гибридный метод построения БИС. В этом случае в один корпус монтируется несколько кристаллов, причем монтаж 10 кристаллов увеличивает коэффициент интеграции ц на единицу. Разводка соединений между кристаллами осуществляется с помощью специальных однослойных или многослойных печатных плат, а автоматизация процесса сборки обеспечивается унификацией посадочных мест на плате, использо­ ванием специальных выводов кристаллов (например, шариковых или столбиковых) и групповой технологией монтажа.

Кроме увеличения степени интеграции многокристальный метод построения БИС обеспечивает значительную гибкость при использо­

151

вании элементов, изготовленных различными методами технологии (например, биполярные и униполярные полупроводниковые схемы, схемы с различной потребляемой мощностью и различной помехо­ устойчивостью и т. д.).

Схемотехнические особенности электронных схем с повышенной степенью интеграции. Объединение большого числа электронных эле­ ментов в одной БИС дает значительный выигрыш по фактору качества схемы, определяемому как произведение потребляемой мощности на среднее время задержки прохождения сигнала от входа схемы до ее выхода, что связано со значительным уменьшением паразитных параметров цепей связи. Поскольку практически размеры кристаллов значительно меньше размеров корпуса и соответственно размеров внешних соединений, то общая задержка сигналов в БИС незначи­ тельно превышает задержку в одном логическом интегральном эле­ менте.

Изготовление в едином технологическом процессе функциональ­ ного узла позволяет проводить наилучшую оптимизацию его параме­ тров, так как расчет узла ведется с учетом реальных параметров и условий работы элементов в БИС (например, снижение разбросов сопротивлений, их одинаковая температурная зависимость, возмож-’ ность применения элементов с высоким порогом помехоустойчивости на входах и выходах и т. д.). Отдельные же интегральные схемы должны обеспечивать работу элементов в различных сочетаниях при различных допустимых параметрах.

Для реализации какой-либо электронной системы на БИС необхо­ димо стремиться к минимизации типов БИС и использовать БИС с наи­ меньшим числом выводов.

Число внешних соединений, приходящихся на один электронный элемент БИС, имеет ограничение сверху и снизу. Сверху число сое­ динений ограничено количеством выводов всех элементов при отсут­ ствии соединений между ними; снизу — количеством выводов одного электронного элемента; такое число выводов получается при после­ довательном внутреннем соединении всех элементов для образования, например, я-разрядного сдвигающего регистра. Критерием оптималь­ ности построения логической структуры системы в этом случае явля­ ются: минимальное количество типов БИС; коэффициент повторяемости БИС, связанный с универсальностью разработанной структуры БИС; минимум ^оптимум) числа выводов БИС.; минимум коэффициента избыточности неиспользуемых элементов на кристалле; возможность проверки на функционирование.

В БИС удается повысить быстродействие без увеличения потреб­ ляемой мощности за счет снижения паразитных параметров схем и сокращения физической длины соединений, а также за счет использо­ вания сложных электронных элементов с большим количеством ком­ понентов, поскольку увеличение числа компонентов не вызывает значительных затрат на изготовление БИС. Следовательно, выполненение структуры ЦВМ в виде БИС при использовании достижений технологии производства интегральных схем позволяет получить выигрыш по быстродействию, который при использовании обычных

152

интегральных схем требует применения более скоростных компо­ нентов.

Использование БИС открывает новые возможности построения логических устройств с рассредоточенными элементами управления. В этом случае используют управляющие схемы, распределенные по всему устройству, и общие шины управления, предназначенные для передачи данных в двух направлениях. По общим шинам управ­ ления можно передавать информацию из одного регистра в другой путем подачи соответствующих сигналов на входные и выходные управляющие элементы, а не при помощи постоянных соединений между двумя любыми регистрами группы.

Рассредоточенное управление является новым шагом в сторону отхода от стандартных методов построения устройств управления; этот шаг стал возможен лишь после появления БИС. Несмотря на то что использование этого метода требует дополнительного количества элементов управления, он дает возможность резко уменьшить число межсоединений, что очень важно при построении БИС.

Ограничения на построение интегральных электронных узлов на основе схем с высокой степенью интеграции. Увеличение степени интеграции электронных элементов в схеме вызывает ряд сложных проблем, которые налагают значительные ограничения на проекти­

щения элементов в кристалле затрудняет изготовление цепей подвода мощности питания и внутриэлементных соединений на основе техники многослойного монтажа. Действительно, применение кристаллов со 100 электронными элементами, потребляющими мощность 30 мВт при напряжении питания 3 В требует подвода тока величиной 1 А. При этом величина токоведущей дорожки должна иметь значительные размеры. Большая величина скорости изменения тока dl/dt = 108 А/с приводит к существенным колебаниям напряжения питания при прак­ тически незначительных индуктивностях токоподводящих цепей (U = = Ldl/dt).

О т в о д т е п л о в о й э н е р г и и о т Б И С . Конечная мощ­ ность рассеяния каждого электронного элемента вносит вклад в общую мощность, выделяемую в виде тепловой энергии в объеме кристалла БИС. Если достаточно большие размеры дискретных электронных компонент и интегральных схем позволяли за счет естественного или принудительного воздушного охлаждения отвести выделяемую ими мощность, то отвод мощности порядка 10—20 Вт/см2 от кристал­ лов БИС требует использования принципиально новых методов теп­ лоотвода. Среди них наиболее широко используют методы жидкостного охлаждения и специальные конструкции корпусов.

П о м е х о у с т о й ч и в о с т ь Б И С . Передача в БИС сигналов с крутыми фронтами возможна лишь по системе широкополосных линий связи; Кроме того, требуется обеспечить согласование линий передач для исключения отражений. В многослойной структуре связей БИС значительную проблему представляют перекрестные помехи. Теоретическое исследование и расчет всех этих проблем

153

представляют существенные трудности вследствие конечности разме­ ров и сложности структуры БИС. Кроме того, экспериментальное исследование требует значительных материальных и временных за­ трат. Поэтому обеспечение помехоустойчивости БИС достигается комплексным использованием методов теоретического и эксперимен­ тального исследования, включающих математическое и физическое моделирование..

Н а д е ж н о с т ь Б И С . Для определения надежности БИС трудно применить обычную методику анализа отказов. Чтобы под­ твердить расчетную надежность, необходимо подвергнуть испытаниям недопустимо большое число БИС. Если необходимо, чтобы БИС из 100 элементов имела интенсивность отказов к — 10'6ч_1, то надеж­ ность элемента должна соответствовать к = 10_8ч_1. С увеличением сте­ пени интеграции требование высокой надежности БИС приводит к не­ обходимости использования высоконадежных электронных элемен­ тов и компонент.

Электронные интегральные схемы с повышенной степенью инте­ грации для реализации табличного метода выполнения арифметиче­ ских и логических операций. При проектировании ЦВМ для построе­ ния на БИС необходимо принять меры к минимизации числа послед­ них. Однако разбиение устройства на БИС представляет собой достаточно сложную техническую задачу. Не менее важным вопро­ сом является также экономическая сторона производства ЦВМ на БИС.

Одним подходом к проектированию и изготовлению ЦВМ на БИС служит разработка машинных методов проектирования БИС и авто­ матизированного метода изготовления с возможностью изготовления различных БИС в сжатые сроки.

Другим подходом является разработка новых методов построе­ ния ЦВМ на ограниченном количестве универсальных БИС, пред­ ставляющих собой функционально законченные узлы, способные выполнять различные логические функции.

Постоянные запоминающие устройства (ПЗУ) являются наиболее дешевой формой БИС, поскольку они состоят из идентичных ячеек с простой системой координатных связей в отличие от других логи­ ческих схем, состоящих из большого набора различных, произвольным образом соединенных элементов. Интегральные ПЗУ находят примене­ ние при записи микропрограмм, табличном поиске и преобразовании информации. ПЗУ также применяют при построении комбинационных

ипоследовательных логических устройств.

Вобщем виде вычислительное устройство для обработки циф­ ровой информации состоит из ряда электронных регистров для вре­ менного хранения кодов, комбинационных логических схем, через которые проходят коды при передаче их из одного регистра в другой,

и электронных управляющих схем, определяющих время передачи и характер преобразования информации комбинационными схемами. При проектировании вычислительных устройств из дискретных дета­ лей или даже из отдельных интегральных элементов стремятся мини­ мизировать количество компонентов в схеме.

154

При создании БИС для преодоления экономических и технических ограничений введения избыточности целесообразно применение ПЗУ для реализации логических и комбинационных функций. Для прак­ тического применения ПЗУ в указанных целях существенным является изготовление цепей питания, адресных и считывающих цепей на од­ ном кристалле, что значительно упрощает требования к корпусам БИС ПЗУ. С функциональной точки зрения поступающую на вход ПЗУ информацию необходимо преобразовать для получения заданной выходной информации.

В § 3.5 был рассмотрен одноразрядный комбинационный сумматор на основе диодно-резистивной матрицы. Такую матрицу можно рассматривать как простейшую форму ПЗУ, в котором каждому на­ бору входных переменных соответствует сумма, записанная в его определенную ячейку.

Рассмотрим преобразование циклического кода в обычный дво­ ичный код с помощью ПЗУ. В циклическом коде два последовательных значения кодов отличаются на

рывйых величин в цифровые коды. Для реализации преобразования циклических кодов в двоичные в случае четырехразрядных кодов требуется всего три схемы «исключающее ИЛИ», поскольку четвертые разряды для обоих кодов совпадают.

Для преобразования циклического кода в двоичный с помощью ПЗУ все значения двоичных кодов записываются в ПЗУ. Всего тре­ буется иметь в ■ПЗУ шестнадцать четырехразрядных комбинаций, т. е. ПЗУ должно быть емкостью 64 бит. На входе ПЗУ каждому

И, ИЛИ, НЕ может быть заменена ПЗУ емкостью 64 бита для экви­ валентной логической реализации заданной функции.

Структурная схема реализации сдвига двоичных кодов с помощью трех ПЗУ изображена на рис. 3.51.

Набор ПЗУ можно использовать для моделирования счетчика кодов. Применяя обратную связь, можно построить счетчик с ис­ пользованием только одного ПЗУ емкостью 16 бит (рис. 3.52). В этом случае код 0000 вырабатывает на выходе ПЗУ сигналы кода 0001.

155

При подаче сигналов этого кода с выхода на вход с помощью такти­ рующего сигнала адресный код 0001 вырабатывает сигнал на вы.ходе ПЗУ 0010, который после подачи на вход устройства вырабатывает на выходе код ООП и т. д.

В принципе в ПЗУ можно записать таблицу, реализующую любые возможные комбинации заданных математических функций или ариф­ метических операций. Допустим, что требуется разработать множи­ тельное устройство четырехразрядных чисел на основе ПЗУ. Резуль­ тат выражается в восьмиразрядных числах, таблица ПЗУ содержит все возможные произведения двух четырехразрядных чисел. Для каждого сомножителя необходимо предусмотреть свой вход, т. е. всего восемь входных шин, по которым можно передать 28 = 256 различ­ ных двоичных кодов. Каждый из этих кодов представляет собой "адрес восьмиразрядного произведения. Следовательно, общая ем­ кость рассматриваемого ПЗУ должна быть равной 256 х 8 = 2048 би­ там. При увеличении количества разрядов в обрабатываемых числах емкость ПЗУ растет очень быстро. Так, емкость ПЗУ для перемно­ жения восьмиразрядных чисел равна 216 X 16 = 6 553 616 бит.

Рассмотрим множительное устройство для умножения восьми­ разрядных двоичных чисел, в котором не используются ПЗУ большой информационной емкости.

Пусть каждый сомножитель выражен в виде суммы двух чисел, одно из которых представляет собой четыре младших разряда, а второе — само число, у которого четыре младших разряда равны 0:

AtAqA^A^AsA^AiAq— AiA$A$AjP000 -р ЛзЛгЛ^Ло!

BiBqBsB&BsBzBiBq= B^BqB^B^OOOOA’B^B^B-^Bq.

В этом случае произведение двух чисел можно представить в виде суммы нескольких произведений четырехразрядных сомножителей:

( Л 7Л б . . . Л ] Л 0) (ВуВв. . . ВхВ0) =

—(Л7Л6Л5Л.10000 -f- АзА^АхАд) (В7В6В5В40000 -f- B3B2^iS0) =

=(Л-,А6Л3Л4 х В.ВдВфАь + (Л7Л6Л5Л4 х B3B2B1B0)i -j-

+(AaAzA1A 0x B 4BiBsB J i + ( Л А Л ^ х В з а д Я о )» .

Числа 0, 4, 8, стоящие внизу круглых скобок, обозначают коли­ чество разрядов, на которые необходимо сдвинуть данное частное произведение влево относительно младших разрядов А 0, В0. Каждое частное выражение произведения двух четырехразрядных сомножи­ телей может быть реализовано с помощью одного ПЗУ емкостью

2048 бит.

Общая схема множительного устройства, выполненного в соот­ ветствии с данным выражением, может быть реализована с помощью четырех ПЗУ емкостью по 2048 бит каждое и пяти обыкновенных четырехразрядных комбинационных сумматоров (рис. 3.53). Данная схема обладает двумя основными достоинствами: она значительно более экономичней обычных схем умножения на интегральных схе­ мах или дискретных компонентах и обладает по сравнению сними

156

большим быстродействием, определяемым только скоростью установ­ ления переходных процессов.

На четырех младших разрядах ПЗУ1 возникают сигналы, соот­ ветствующие произведению перемножаемых чисел. Старшие разряды (с четвертого по седьмой) должны складываться с соответствующими разрядами частичных произведений. Поэтому они заводятся на схему четырехразрядного сумматора СМ1. Выходы П ЗУ 2 и П ЗУ3 соответ­ ствуют разрядам с 4-го по 7-й и с 8-го по 11-й произведения, причем эти же разряды участвуют в формировании значения старших разрядов ПЗУ-1 . Все эти группы разрядов П ЗУ г ч- П ЗУ 3объединяют g помощью сумматоров СМ4 и СМ3, в результате чего возникают соответствующие с 4-го по 7-й разряды произведения. Выходы П ЗУ2 ч- ЛЗУ 4 формируют

151k 1312 1110 9 8 7 6 5k 3 г. 10

Рис. 3.53. Структурная схема множительного устройства

с 8-го по 11-й разряды произведения. С помощью четырехразрядных сумматоров СМ2 и СМ4 образуются значения с 8-го по 11-й разряд. Старшие разряды П ЗУ 4 образуют с 12-го по 15-й разряды произве­ дения. Но приэтом необходимо выполнить суммирование выходных сигналов ПЗУ4 с возможным сигналом переноса в 12-й разряд при суммировании в 11-х разрядах сумматоров СМг и СМ4. В данном случае пятый сумматор используется неэффективно, что, однако, не способствует унификации применяемых узлов.

Четырехразрядные сумматоры, используемые в схеме умножения, можно реализовать также достаточно просто и на основе ПЗУ. В таб­ лице истинности, описывающей работу сумматора, необходимо учесть перенос из младшего разряда. Поэтому входной код должен быть девятиразрядным (восемь разрядов двух четырехразрядных слагаемых и разряд переноса), емкость ПЗУ должна составлять —29 = 512 чисел, длина чисел ПЗУ — максимум пять разрядов (четыре разряда произведения и один разряд переноса в следующие разряды). Таким образом, схема четырехразрядного сумматора реализуется с помощью ПЗУ емкостью 512 X 5 = 2560 бит.

157

Функциональный подход к проектированию узлов на основе интег­ ральных схем с повышенной степенью интеграции. При проектирова­ нии ЦВМ и ВС функциональные схемы узлов определяются заданными системами команд (операций) и алгоритмами их выполнения, мето­ дами выполнения микроопераций и базовыми электронными элемен­ тами. Как было показано в гл. 2, на основе базового электронного элемента можно построить функционально полную систему логи­ ческих элементов. Так как по мере развития микроэлектронной тех­ нологии все более сложные электронные схемы можно реализовать в виде одной интегральной схемы, то и узлы, а затем и устройства ВС также можно реализовать в виде одной БИС.

Число базовых электронных элементов, которое можно разме­ стить на одной подложке (кристалле), герметизируемой затем в от­ дельный корпус, зависит от количества выводов БИС и функциональ­ ной связи, определяемой как отношение суммарного числа входных, выходных и внутренних логических связей к числу внешних (вход­ ных и выходных) связей. Чем больше значение коэффициента функ­ циональной связи, тем большее количество базовых электронных элементов и, следовательно, компонентов приходится на один вывод корпуса БИС:

М = nmNB,

где М — количество базовых электронных элементов БИС; п — коэф­ фициент функциональной связи; т — количество компонентов в одном базовом электронном элементе; N B— количество выводов БИС.

Статистическое соотношение связывает количество выходных кон­ тактов г электронного интегрального элемента с числом т его компо­ нентов:

Поэтому максимальное общее число выходных контактов БИС равно:

2 ,5 M l/^ + 2 ,5 l/M m = 2 ,5 iV /]/^ + 2 ,5 1/77,

где N = Мт — количество компонентов БИС.

В этом выражении первое слагаемое определяет количество вы­ ходных контактов базовых элементов, а второе слагаемое — количество выходных контактов БИС. При разработке функциональных схем БИС необходимо расположить базовые электронные элементы и ри­ сунок соединений между ними так, чтобы получить минимальное количество выводов БИС.

Увеличение уровня интеграции электронных элементов и узлов приводит к повторяемости или тиражности элементов в одной ВС. При малом уровне интеграции базовые электронные элементы и по­ строенные на их основе системы электронных элементов могут быть применены в различных ВС.

Увеличение степени интеграции БИС с фиксированными соеди­ нениями базовых элементов делает БИС специальной, пригодной для определенной разрабатываемой системы.

158

В табл. 3.8 приведены статистические данные по общему коли­ честву уИ2 узлов высокопроизводительных машин при использова­ нии ЛЦ типов узлов с заданной степенью N интеграций.

С увеличением степени N интеграции количество типов узлов М ъ требуемое для построения схемы ЦВМ, увеличивается, достигает максимума, а затем падает. Поэтому коэф­ фициент повторяемости узлов ЦВМ по мере увеличения степени интеграции ком­ понентов в узле падает. На рис. 3.54 при­ ведена кривая зависимости количества

типов узлов М х от степени интеграции N. При определенной степени интеграции, определяемой количеством компонентов в одном логическом электронном элементе, функциональная схема ВС может быть по­ строена только лишь из одного типа логи­ ческих элементов (например, элементов

И—НЕ или элементов ИЛИ—НЕ). Развитие технологии производ­

на одной специальной БИС. Число типов БИС при значениях степени интеграции -ь М2, требуемое для реализации функциональной схемы ВС, увеличивается-, достигает максимума, а затем уменьшается до единицы.

Стоимость изготовления БИС с большой степенью интеграции высокая из-за больших затрат на разработку и низкой применяемости. Одним из путей уменьшения количества БИС является разработка универсальных функциональных узлов и блоков в интегральном исполнении. Как показывает опыт развития вычислительной тех­ ники, универсальный функциональный узел должен быть избыточным, поскольку избыточные элементы используют для настройки универ­ сального узла на выполнение определенных функций. Ранее было показано, как использование ПЗУ в виде универсальных узлов дает возможность решать задачи преобразования информации и построе­ ния цепей управления. Электронная настройка универсальных узлов в виде блоков оперативных запоминающих устройств дает дорогую, но гибкую систему, в которой функциональные возможности блоков могут перестраиваться в процессе работы. Универсальные функцио-

159