книги из ГПНТБ / Преснухин, Л. Н. Цифровые вычислительные машины учебное пособие

метричный сдвиг уровней выходных сигналов получают за счет допол­ нительного источника Е и сопротивлений R и R ' , значительно превы­ шающих по величине сопротивления коллекторных нагрузок. В этом случае на коллекторе закрытого транзистора (например, транзистора Т) напряжение равно:

где а — коэффициент усиления транзистора по току; /, — ток через эмиттерный переход транзистора при выбранных параметрах схемы.

Таким образом, из приведенных соотношений следует, что уровни выходного сигнала меняются относительно уровня коллекторного на-

Рис. 2.50. Интегральный логический транзисторный элемент с переключением токов

пряжения —Ек и эти изменения будут симметричны, если выбрать:

Поскольку в схеме, показанной на рис. 2.49, входные сигналы изме­ няются относительно нулевого уровня, а выходные сигналы — относи­ тельно некоторого отрицательного уровня —Е к, соединять непосред­ ственно указанные схемы одну с другой невозможно. Транзисторные логические схемы с переключением токов поэтому строят на транзи­ сторах типов р—п—р и п—р—п. В транзисторных схемах с транзи­ сторами п—р—п-типа легко получить управляющие выходные уровни относительно потенциала земли, а для управления на входах можно использовать уровни относительно отрицательного потенциала.

Следовательно, использование последовательных логических каска­ дов без каких-либо согласующих элементов возможно при чередовании каскадов на транзисторах разных типов.

Интегральный логический транзисторный элемент с переклю­ чением токов. Схема интегрального логического транзисторного эле­ мента с переключением токов приведена на рис. 2.50. Переключатель токов получают с помощью каскадов на транзисторах Т[\ Т.р ...; Т'1П

100

и транзисторе Tv Опорное напряжение Е оа на базе транзистора 7\ вырабатывается с помощью каскада на транзисторе Т2. В этом каскаде использована температурная компенсация за счет диодов Д 1 и Д 2, включенных последовательно с делителем напряжения на сопротивле­

ниях R 2 и R a.

Сигналы, симметричные относительно уровня Еоп, на входе и вы­ ходе логического элемента получают за счет сдвига выходного напря­ жения с помощью эмиттерных повторителей на транзисторах Та и Т 4. Кроме того, эмиттерные повторители дают возможность получить очень низкое выходное сопротивление. Входные цепи сигналов в рассмат­ риваемой схеме имеют такое же построение, как и в стандартных дифференциальных усилителях, что обеспечивает характеристики, подобные последним: в частности, величина входных импедансов данных схем велика и достигает сотни килоом. Большое входное со­ противление позволяет получить хорошую нагрузочную способность схем.

Напряжения питания данной схемы Ег и Е 2 могут быть выбраны так, что Ег — 0, а имеет отрицательный потенциал (5—7 В) (диф­ ференциальный характер схемы существенно снижает требования к ста­

открытый транзистор; R K— сопротивление в цепи коллекторов. Вели­ чина тока / 0 определяется в основном сопротивлением R Bи напряже­ ниями питания. При стабилизации номиналов питания перепад выход­ ного напряжения, следовательно, зависит от отношения величин со­

Зависимость выходного перепада напряжения от отношения сопро­ тивлений, а не от абсолютных значений их номиналов является важ­ нейшим свойством элементов с переключением токов, поскольку в ин­ тегральной электронике значительно легче обеспечить малый допуск на отношения сопротивлений, чем на абсолютные номиналы сопротив­ лений.

При выполнении логических операций в схеме с переключением токов происходит переключение одного и того же тока из одной ветви в другую при нулевом и единичном состояниях элемента. Поэтому общее потребление тока в цепи питания практически не меняет­ ся, что определяет малый уровень помех на шинах земли и пи­ тания.

Рассмотрим логику работы схемы. Пусть все входные сигналы UBXi; (7ВХ„; ...; UBxm имеют низкий уровень. Напряжение на эмиттерах транзисторов Т\\ Г.);...; Т'тзадается напряжением £ оп, отличаясь от него

101

падением напряжения на переходе эмиттер—база транзистора Тг. Величина входного потенциала низкого уровня выбирается так, чтобы обеспечить надежное запертое состояние Т{; 74; Т'т. Ток от источ­ ника питания Е2 через сопротивление R d в данном случае проходит через транзистор 7\ (в частном случае, когда Ег — О, Е%= —5,2 В, потенциал низкого уровня выбирают равным 1,6 В, а верхнего — равным —0,75 В). Запертое состояние входных транзисторов обеспе­ чивается при величине опорного напряжения около 1,9 В. Выходное напряжение эмиттерного повторителя на транзисторе Тя отличается

от потенциала земли на величину падения на

Выходная функция /4, определяемая напряжением на выходе эмит­ терного повторителя на транзисторе Г4, имеет дополнительное значе­ ние:

Ег — А1+ Л.2 -f-... -f- А т.

Наличие дополнительных выходов логических элементов с пере-' ключением токов позволяет получить значительную гибкость при про­ ектировании систем. В частности, в этих схемах нет необходимости использовать дополнительно корпуса инверторов. Выходы логических элементов могут быть связаны вместе, что позволяет расширить их логические возможности. На рис. 2.51 приведен пример, показываю­ щий образование сложной ф икции за счет объединения выходов трех элементов.

Выходная переключательная функция

= А1+ А, + ... + Ат-\-ЕЕ + Ш 1.

102

§ 2.12. ИНТЕГРАЛЬНЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ НА УНИПОЛЯРНЫХ ТРАНЗИСТОРАХ

Униполярный транзистор как компонент логических схем. В обыч­ ных, или биполярных, транзисторах усилительные свойства прибора связаны с особенностями прохождения диффузионных процессов в базе. Перенос заряда между эмиттером и базой в основном опреде­ ляется движением носителей, которые являются неосновными в базе транзистора. Сравнительно низкая скорость диффузионных процессов накладывает ограничения на частотные свойства приборов. В приборах п—р—л- и р—п—р-типа различные скорости работы получаются за счет различной подвижности электронов и дырок.

Существует два типа униполярных транзисторов: с каналом /г-типа, работающие на основе его электронной проводимости, и с каналом р-типа, работающие на основе его дырочной проводимости. Униполяр­ ные транзисторы имеют большее быстродействие, чем биполярные транзисторы, поскольку их механизм работы не связан с медленными диффузионными процессами; обеспечивают усиление по напряжению и мощности, в то время как биполярные транзисторы обеспечивают уси­ ление по току; их характеристики зависят от входного напряжения,

ане входного тока.

Вуниполярных транзисторах с каналом р-тнпа отрицательный

потенциал на затворе инвертирует проводимость в области канала, обусловливая дырочную проводимость канала. Такие транзисторы работают как переменные резисторы, сопротивления которых опреде­ ляются напряжением на затворе. При повышенных напряжениях сопро­ тивление между истоком и стоком униполярного транзистора практи­ чески постоянно, что позволяет использовать последние в качестве сопротивлений нагрузки схем. При изменении напряжения между исто­ ком и стоком в области малых значений сопротивление транзистора зависит от толщины и характеристик материала диэлектрика над за­ твором, а также от особенностей подложки и технологии изготовления и имеет величину 2н-4 В. Входной импеданс униполярных транзисто­ ров обладает емкостным характером, поскольку входное омическое сопротивление велико. Выходной импеданс имеет резистивный харак­ тер и достигает нескольких килоомов. Вследствие высокого выход­ ного импеданса в схемах на униполярных транзисторах сравнительно низки скорости работы из-за большого значения i^C-постоянных. •

Униполярный транзистор во включенном состоянии может про­ пускать электрический ток в обоих направлениях, что позволяет стро­ ить различного типа мультиплексоры для коммутации аналоговых сигналов и другие схемы переключения.

Электронные схемы с дополнительной симметрией на униполярных

'транзисторах предполагают одновременное использование транзи­ сторов с каналами р- и /г-типа на одной и той же подложке. В схемах эти транзисторы включают последовательно, а их затворы соединяют

параллельно.

Поскольку при отсутствии напряжения на затворе проводит тран­ зистор с каналом одного типа, а при подаче напряжения начинает

1СЗ

проводить другой транзистор с каналом другого типа, то комбинация из двух транзисторов всегда в статическом состоянии имеет высокое сопротивление вне зависимости от управляющих сигналов на затворе. С одной стороны, при этом имеет место очень малое потребление тока, поскольку ток потребляется только во время на­ хождения обоих транзисторов в .активной зоне переходного режима и для заряда и разряда пара­ зитных емкостей. С другой стороны, возбуждение нагрузки в таких схемах производится через низкий импеданс открытого транзистора, что значительно снижает величину й?С-постоянных

схемы.

Значительный ток через униполярные транзи­ сторы с дополнительной симметрией протекает только во время изменения состояния, когда откры­

ваются оба транзистора. Именно в это время и

Рис. 2,52. Инвертор на униполярных расходуется основная потребляемая мощность.

транзисторах Однако этот ток переходного режима может со­ ставлять величину в несколько микроампер, что обусловливает малую мощность рассеяния схем с дополнительной

симметрией на униполярных транзисторах.

Помехоустойчивость схем на униполярных транзисторах с допол­ нительной симметрией достигает 40°о величин питающих напряже-

Рис. 2.53. Логический элемент ИЛИ — НЕ с парал­ лельным включением униполярных транзисторов (а) и логический элемент И — НЕ с последователь­ ным включением транзисторов (б)

ний. Это свойство обеспечивает также практическую нечувствитель­ ность схем к изменению питающих напряжений в значительных пре­ делах. В схемах с дополнительной симметрией надежность переключе­ ния зависит только от отношения пороговых напряжений транзисто­ ров с каналами п- и р-типа.

Основные логические элементы на униполярных транзисторах.

Рассмотрим построение основных логических элементов на униполяр­ ных транзисторах. Важнейшим достоинством таких схем является ис­

104

пользование только транзисторных структур и возможность прямого соединения транзисторных элементов без каких-либо переходных ком­ понентов. Высокое входное сопротивление элемента и хорошая их на­ грузочная способность позволяют строить логические элементы с не­ посредственными связями, аналогично схемам на биполярных тран­ зисторах.

На рис. 2.52 приведена схема инвертора на униполярных транзи­ сторах p-типа. Транзистор То выполняет роль нагрузки; напряжение

включением транзисторов и И—НЕ с последовательным включением транзисторов приведены соответственно на рис. 2.53, а и б.

закрывает транзистор Т х с каналом p -типа и открывает транзистор Т2 с каналом n-типа. Все напряжение питания фактически падает на тран­ зисторе 7\ и выходное напряжение соответствует низкому уровню, т. е. логическому «0». При подаче на вход напряжения низкого уровня (U0 ~ —Е) транзистор Тх откроется, а транзистор То закроется. Выходное напряжение будет определяться соотношением сопротивле­ ний открытого и закрытого транзисторов.

На схемах с дополнительной симметрией можно также строить логические элементы, например логический элемент ИЛИ—НЕ, пока­ занный на рис. 2.55. В его схеме транзисторы с каналами p-типа соеди­ нены последовательно, а транзисторы с каналами /г-типа — парал­ лельно. При любых комбинациях входных сигналов цепь протекания тока от источника питания к земле будет блокирована хотя бы одним транзистором в закрытом состоянии.

105

§ 2.13. ЗАПОМИНАЮЩИЕ ЭЛЕМЕНТЫ

Кроме полного набора функциональных логических элементов в систему элементов ЦВМ включают запоминающие элементы. Широ­ кое применение нашли триггерные запоминающие элементы, т. е.

электронные логические схемы, имеющие два устойчивых состояния. Эти схемы имеют, как правило, два входа и два выхода, выходные сиг­ налы на которых можно представить в виде уровней напряжения. Та­ кие запоминающие элементы называются статическими (в динамиче­ ских запоминающих элементах * непрерывно идет генерация и цирку­ ляция по каким-либо контурам импульсных информационных сигна­ лов).

D-триггер. Простейший D -триггер имеет один вход. Он выполняет

лено при одновременной подаче сигналов «1» на оба входа. Логическая функция R —S-триггера может быть записана в виде:

Qn+i — S n-{- RnQn.

Схема R —S-триггера с раздельными входами может быть образо­ вана соединением двух любых логических схем, выполняющих функ­ цию ИЛИ—НЕ (рис. 2.56). Пусть на вход R подан сигнал низкого уровня, соответствующего логическому «О». В результате на входе

ИЛИ—НЕЬ подтвердит исходное состояние схемы. В схеме не будет никаких изменений до тех пор, пока на вход S не поступит сигнал низкого уровня, соответствующего логическому «0». Поступление же сигналов «1» на вход S не вызовет в схеме никаких изменений.

* В данном пособии динамические запоминающие элементы не рассматриваются.

106

J—/(-триггер. J —/(-триггер имеет два входа и его состояние опре­

запускающих схем И производится по отношению к потенциалу кол­ лекторов, а не нулевого уровня, как в R —S -триггере.

(если величина входного сигнала соответствует определенному приня­

107

тому уровню, не превышающему величину Е). При заданных значе­ ниях входных сигналов поступление сигнала синхронизации вызовет заряд конденсатора, подключенного через диод к базе левого транзи­ стора. После окончания сигнала синхронизации разряд этого конден­ сатора через диод вызовет_отпирание левого транзистора и переход схемы в состояние Q„+1 = Q„ = 1.

Очевидно, что если сигналы / = 1, К = 1 будут сохраняться на входах, то приход импульсов синхронизации СИ приведет к переклю­ чению состояния триггера из одного состояния в другое.

Г-триггер — одноразрядный двоичный счетчик. Таблицей истин­ ности Т-триггера будет табл. 2.4.

Работа данного триггера аналогична работе J —/(-триггера при „1“ сигналах на входах J —К- В триггере Т-типа имеет место изменение со­ стояния триггера каждый такт по сигналу синхронизации СИ, если сигнал на входе Т равен 1. Если сигнал на входе Т равен 0, то состоя­ ние триггера не изменяется и соответствует состоянию в п-й момент времени. Логическое уравнение функционирования триггера Т -типа следующее:

Qn-rl — ТnQn + Т nQn-

На рис. 2.58 приведена функциональная схема триггера Т-типа на основе двух схем ИЛИ—НЕ и двух схем И.

§ 2.14, СРАВНИТЕЛЬНЫЙ АНАЛИЗ ВОЗМОЖНОСТЕЙ РАЗЛИЧНЫХ ИНТЕГРАЛЬНЫХ СИСТЕМ ЭЛЕКТРОННЫХ ЭЛЕМЕНТОВ

Использование интегральной электроники позволило значительно улучшить параметры ЦВМ. В настоящее время можно разрабатывать ЦВМ среднего, умеренного и большого быстродействия, а также ЦВМ с малой потребляемой мощностью.

Сверхбыстродействующие ЦВМ. Для ЦВМ, где требуется задержка распространения сигналов в схемах не более 5 нс, применяютсяинтег­ ральные электронные элементы с переключением токов (элементы с объ­ единенными эмиттерами). В этих схемах используемые транзисторы в очень широком температурном диапазоне не входят в состояние насы­ щения. Поэтому исключается время рассасывания неосновных носи­ телей, а также снижено время включения транзисторов, поскольку рабочие точки находятся в активной области и на краю области отсечки.

В интегральных логических схемах с переключением токов инфор­ мационные сигналы проходят через эмиттерный повторитель или тран­ зисторные каскады с заземленной-базой (обе эти схемы включения тран­ зисторов обеспечивают большое быстродействие); в схемах с эмиттерной связью также минимальны искажения сигналов за счет паразит­ ных емкостей и емкостей нагрузки, поскольку выходной импеданс логических схем мал.

Поскольку в логических элементах с переключением токов входной импеданс большой, а выходной достаточно мал, проблема сдвига уров­ ней не возникает, поэтому можно использовать транзисторы с мини-

юз

мальным сопротивлением базы для получения задержек передачи сигналов, не зависящих от постоянной цепи базы транзисторов. Импедансные характеристики рассматриваемых элементов также позво­ ляют легко согласовывать линии передач, что очень важно для сверх­ быстродействующих схем.

Основная схема логического элемента с переключением токов является развитым логическим элементом, поскольку логическая функция и ее дополнение вырабатываются одновременно^ Это исклю­ чает необходимость получать одно из значений F или F с помощью дополнительных схем и упрощает построение системы. Логические эле­ менты с переключением токов при своей работе имеют малую величину помех, вырабатываемых через общий источник литания.

К недостаткам элементов с переключением токов относят: а) огра­ ниченный логический перепад, определяемый напряжениями смеще­ ния перехода база—эмиттер эмиттерных повторителей и база — кол­ лекторным переходом входных транзисторов; б) ограниченную чув­ ствительность к помехам, особенно по земляным шинам.

Реализация большого быстродействия в логических элементах с переключением токов требует значительных затрат мощности на один элемент (в диапазоне задержек 1—2 нс потребляемая мощность дости­ гает 60-е 100 мВт на элемент).

Интегральные элементы с очень малой задержкой можно изготов­ лять с помощью гибридной технологии, поскольку в этом случае воз­ можно получение минимальных паразитных емкостных связей. Хоро­ шие результаты получаются в интегральных полупроводниковых эле­ ментах с диэлектрической изоляцией компонент.

Быстродействующие ЦВМ. В ЦВМ, в которых электронные эле­ менты должны иметь задержки распространения сигналов не более 5—10 нс, логические интегральные элементы с переключением токов также имеют преимущества перед другими типами элементов. Однако в указанном пределе быстродействие можно также получить с помощью транзисторно-транзисторных' и диодно-транзисторных схем.

Транзисторно-транзисторные схемы по сравнению с диодно-тран­ зисторными схемами имеют меньшие задержки при одинаковой потреб­ ляемой мощности и при одном и том же числе входов транзисторно­ транзисторная схема имеет меньше компонентов и соединений, а также занимает меньшую площадь на подложке. К компонентам транзи­ сторно-транзисторных схем не предъявляют жестких требований. Но при переключении транзисторно-транзисторных схем в цепях пита­ ния и заземления возникают большие помехи. Поэтому при конструи­ ровании систем необходимо применять специальные методы для обес­ печения требуемой помехоустойчивости.

Логические элементы для данного диапазона скоростей могут быть изготовлены методами гибридной технологии и технологии интеграль­ ных полупроводниковых схем.

ЦВМ со средней скоростью. Если в ЦВМ применяют электронные элементы с временем задержки 10ч-50 нс,то допустимы большие уровни импедансов вследствие понижения требований к входным характери­ стикам транзисторов и к скорости передачи сигналов. Следовательно,

109