- •Ф ізичні явища та принцип дії пт 39
- •Глава1 напівпровідникові прилади
- •1.1 Електронно-дірковий перехід
- •1.1.1 Загальні відомості.
- •1.1.2 Утворення переходу.
- •1.1.3 Контакт метал – напівпровідник.
- •1.2.2 Характеристики, параметри, область застосування
- •1.2 Напівпровідникові діоди
- •1.2.1 Загальні відомості
- •Продовження таблиці 1.2
- •1.2.3 Дослідження напівпровідникових діодів на комп'ютері
- •1.3 Біполярні транзистори
- •1.3.1 Загальні відомості
- •1.3.2 Фізичні явища й принцип дії бт за схемою із загальним емітером
- •1.3.3 Транзистори Шотки
- •1.3.4 Дослідження бт за допомогою комп'ютера
- •1.3.5 Розрахунок режиму спокою підсилювального каскаду на біполярному транзисторі
- •1.3.6 Дослідження підсилювачів електричних сигналів
- •1.4 Польові транзистори (пт)
- •1.4.1 Загальні відомості
- •1.4.2 Фізичні явища та принцип дії пт
- •1.4.2.1 Польові транзистори з керуючим переходом
- •1.4.2.2 Польові транзистори з ізольованим затвором
- •1.4.3 Лізмон-транзистори
- •1.4.4 Мнон - транзистори
- •1.4.6 Дослідження польових транзисторів на комп’ютері
- •Дослідження підсилювачів електричних сигналів
- •Напівпровідникові джерела й приймачі оптичного випромінювання
- •1.5.1 Загальні відомості
- •1.5.2 Оптопари (оптрони)
- •1.6 Перемикаючі прилади
- •1.6.1 Загальні відомості
- •Фізичні явища та характеристика
- •1.7 Інтегральні мікросхеми
- •1.7.1 Загальні положення
- •Глава 2 підсилювачі та генератори електричних сигналів
- •2.1 Загальні відомості.
- •Принцип побудови підсилювальних каскадів.
- •Підсилювальні каскади на біполярних транзисторах.
- •2.3.1 Підсилювальний каскад на біполярному транзисторі за схемою із загальним емітером
- •2.3.2 Підсилювальний каскад на біполярному транзисторі із загальним колектором (емітерний повторювач)
- •2.3.3 Дослідження підсилювачів на біполярних транзисторах
- •Завдання для домашньої підготовки
- •Порядок виконання роботи на комп'ютері
- •Підсилювальний каскад на польовому транзисторі
- •2.5 Багатокаскадні підсилювачі
- •2.6 Каскади посилення потужності
- •2.7 Зворотні зв’язки в підсилювачах
- •Підсилювачі постійного струму
- •2.8.1 Підсилювачі постійного струму на транзисторах.
- •2.8.2 Операційні підсилювачі
- •2.8.3 Дослідження операційних підсилбвачів
- •1 Завдання для домашньої підготовки
- •2 Порядок виконання роботи на комп'ютері
- •2.9 Генератори гармонійних коливань
- •2.9.1 Загальні відомості
- •2.9.4 Дослідження генераторів синусоїдальних коливань
- •Завдання для домашньої підготовки
- •Порядок виконання роботи на комп'ютері
- •2.10 Виборчі підсилювачі
- •2.11 Дослідження підсилювачів електричних сигналів
- •Глава 3 імпульсні пристрої
- •3.1 Загальна характеристика імпульсних сигналів і пристроїв
- •3.2 Ключовий режим роботи транзисторів
- •3.3 Логічні елементи
- •3.3.1 Загальні відомості
- •3.3.2 Логічні елементи в інтегральному виконанні
- •3.3.2.1 Діодно-транзисторні логічні елементи
- •3.3.2.2 Транзисторно логіка -транзисторна
- •3.3.2.3 Логічні елементи на мон-транзисторах
- •3.3.2.4 Логічні елементи на мен-транзисторах
- •3.3.2.5 Інтегральна інжекційна логіка
- •3.3.2.6 Логічні елементи емітерно-зв'язкової логіки
- •3.3.3 Дослідження логічних елементів на комп’ютері
- •3.4 Тригери
- •3.4.1 Загальні відомості
- •Продовження таблиці 3.3
- •3.4.2 Характерні явища для тригерів
- •3.4.3 Дослідження тригерів на комп'ютері
- •3.5 Компаратори і тригери шмітта, генератори імпульсів
- •3.5.1 Загальні відомості
- •3.5.2 Особливості й фізичні явища. Принцип дії.
- •3.5.2.1 Компаратор
- •3.5.2.2 Тригер Шмітта
- •3.5.2.3 Мультивібратори
- •3.5.2.4 Одновібратори
- •3.5.2.5 Блокінг-генератор
- •Генератори лінійно змінюваної напруги
- •3.5.3 Дослідження імпульсних пристроїв на операційних підсилювачах
- •Завдання для домашньої підготовки
- •1 Для компаратора
- •2 Для тригера Шмітта
- •2.1 Записати визначення тригера Шмітта.
- •3 Дослідження схеми мультивібратора
- •4 Для одновібратора:
- •4.1 Записати визначення одновібратора.
- •Порядок виконання роботи на комп'ютері
- •1 Дослідження схеми компаратора.
- •Дослідження схеми тригера Шмітта
- •3 Дослідження схеми мультивібратора
- •4 Дослідження схеми одновібратора
- •До пункту 3.5.2.2
- •До пункту 3.5.2.3
- •3.6 Інтегруючі і диференціюючі rc-ланцюги
- •3.6.1 Інтегруючий rc-ланцюг
- •3.6.2 Диференціюючий rc-ланцюг
- •Глава 4 елементи електронної пам’яті
- •Загальні відомості
- •4.2 Мікросхеми постійних запам'ятовувальних пристроїв
- •4.3 Мікросхеми програмувальних постійних запам'ятовувальних пристроїв
- •Контрольні питання
- •4.4 Принцип побудови динамічного запам'ятовувального елемента
- •Контрольні питання
- •4.5 Елемент флеш- пам'яті
- •4.6 Фероелектрична пам'ять
- •4.7 Магнітна пам'ять
- •4.8 Новий напрямок - спінтроніка
- •Глава 5 перетворювальні електронні пристрої
- •5.1 Загальні відомості
- •5.2 Однофазний однопівперіодний випрямляч
- •5.3 Однофазний двухпівперіодний випрямляч із нульовим виводом
- •5.4 Однофазний мостовий випрямляч
- •5.5 Випрямлячі - помножувачі напруги
- •5.6 Згладжуючі фільтри
- •5.6.1 Дослідження двлпівперіодних випрямлячів однофазного струму
- •Завдання для домашньої підготовки
- •Порядок виконання роботи на комп'ютері
- •5.7 Стабілізатори напруги
- •5.7.1 Параметричні стабілізатори напруги
- •5.7.2 Компенсаційні стабілізатори напруги
- •Контрольні питання
- •5.7.3 Дослідження стабілізаторів напруги
- •Завдання для домашньої підготовки
- •2 Порядок виконання роботи на комп'ютері
- •5.8 Керовані випрямлячі
- •5.9 Інвертори
- •Конвертори
- •Глава 6 Блоки живлення персональних компютерів
- •Додаток а електричні кола постійного струму Основні визначення і закони
- •1 Джерела електричної енергії (джерела живлення).
- •Розрахунок лінійних кіл постійного струму з одним джерелом живлення.
- •Розрахунок лінійних ланцюгів з декількома джерелами живлення.
- •Додаток б електричні кола змінного струму Поняття про змінний струм
- •Основні поняття синусоїдальної функції
- •Зображення синусоїдальної величини вектором
- •Кутова частота і фазові співвідношення
- •Початковий фазовий кут, або початкова фаза.
- •Прості електричні кола змінного струму
- •Список літератури
Контрольні питання
Яким чином розташовані ЕП 1 мікросхемах ППЗП?
Яким чином здійснюється запис інформації в ППЗП?
Яким чином здійснюється зчитування інформації в ППЗП?
Які пристрої використовуються для програмування ППЗП й репрограмуючих ПЗП?
4.4 Принцип побудови динамічного запам'ятовувального елемента
У динамічній пам'яті типу DRAM інформація зберігається у вигляді зарядів на дуже малій ємності С5=0,01...0,05 пФ, утвореної між стоком і підкладкою МОН-транзистора (рис.4.7).
Стик транзистора не має зовнішнього виводу. Для запису інформації на лінію вибірки ЛВі подається високий рівень напруги, що відкриває транзистор Тіj. Створюється провідний канал, і рівень напруги на розрядній лінії запису- зчитування ЛЗСУ визначає стан конденсатора С3: заряджений при високому рівні (стан "1") і розряджений при низькому (стан "0").
Полікремній
Рисунок 4.7 - Динамічний однотранзисторний ЕП:
а) — схема;
б) — топологія
Фрагмент ЗУ (рис. 4.8) показує два динамічних ЕП в одному стовпці, підсилювач зчитування УСЧ, а також ключі К1 і К0 відповідно для запису одиниці й нуля.
Рисунок 4.8 - Фрагмент динамічного ЗУ:
а) — схема;
б)— часові діаграми зчитування
Лінія ЛЗСj довга, до неї підключене багато транзисторів (визначаються кількістю рядків), тому вона має більшу ємність Сл, що багаторазово перевищує Сз запам'ятовувальні елементи. Перед зчитуванням лінія ЛЗСj (власна ємність Сл,) попередньо заряджається до рівня UCC/2 (можливі й інші значення в ряді мікросхем пам'яті). При зчитуванні нуля (сигнал ЛВі=1) лінія ЛЗСj підключається до ємності С3 з нульовим потенціалом, тому частина заряду ємності Сл перетікає в ємність С3 і напруга на них вирівнюється. Потенціал лінії: ЛЗСj знижується на значення . Це — сигнал логічного “0”, що надходить на УСЧ. При зчитуванні одиниці, навпаки, напруга на ємності С3 спочатку дорівнює значенню UCC- При підключенні ємності С3 до лінії ЛЗСj частина її заряду передається на ємність Сл і напруга на лінії Лзсj збільшується на . Це - сигнал логічної “1”, що надходить на УСЧ.
До
вибірки ЕП ємність Сл
мала заряд
,
а після — цей же заряд має загальну
ємність
тому справедливорівняння:
.
Порівнюючи вираз для того ж самого
заряду Q, запишемо
.
Звідки для отримаємо
.
Внаслідок
того, що
Сл
>> С3,
сигнал
виявляється слабким. Крім того, зчитування
є руйнівним — ємність С3
істотно змінює свій потенціал.
Ці недоліки можна усунути збільшенням ємності С3 (без зміни площі ЕП) або, зменшенням ємності СЛ.
Зменшення ємності СЛ досягається при розрізуванні ЛЗС навпіл й включенні між ними диференціального підсилювача - регенератора УРЕГ. У такий спосіб удвічі зменшується ємність Сл і відповідно сигнал збільшується у два рази (рис. 4.9).
Рисунок 4.9 - Спосіб зменшити ємність СЗ:
а) — розрізування розрядної лінії навпіл;
б) — схема УРЕГ
Схема УРЕГ будується на основі тригерів з використанням додаткового сигналу підготовки ПДГ для керування навантажувальними транзисторами ТН1 і ТН2 (рис. 4.9,б). Спочатку сигнал ПДГ=0 і транзистори ТН1 і ТН2 закриті. Входи - Виходи УРЕГ підключені відповідно до ЛЗСА й ЛЗС. При зчитуванні сигнал ПДГ=1 і транзистори ТН1 і ТН2 відкриваються. Потенціал ЛЗС із обраним ЕП збільшується або зменшується , а друга лінія зберігає постійну напругу UCC/2. Стан тригера визначається тим входом - виходом, на якому змінюється напруга.
При збільшенні напруги на даний вхід - вихід приймає значення логічної 1 (протилежний - логічний “0”). При зменшенні напруги на даний вхід - вихід приймає значення логічного “0” (протилежний – логічна “1”).
Після перемикання тригер зберігає на виводах А і В значення записаних даних, за допомогою яких він відновлює на ємності С3 повне значення ліченого сигналу. Тим самим автоматично здійснюється регенерація даних в ЕП. Стан тригера визначає також вихідні сигнали ліченої інформації.
