7. Структура процессора. Организация алу.

Арифметико-логическое устройство (АЛУ) (англ. arithmetic and logic unit, ALU) — блок процессора, который служит для выполнения логических, в том числе и арифметических, преобразований над словами, называемыми в этом случае операндами.

Арифметическо-логическое устройство в зависимости от выполнения функций можно разделить на две части:

микропрограммное устройство (устройство управления), задающее последовательность микрокоманд (команд);

операционное устройство (АЛУ), в котором реализуется заданная последовательность микрокоманд (команд).

В состав арифметическо-логического устройства включается регистры Рг1 — Рг7, которые служат для обработки информации, поступающей из оперативной или пассивной памяти N1, N2, …NS и логические схемы, которые используются для обработки слов по микрокомандам, поступающим из устройства управления. Различают два вида микрокоманд: внешние — такие микрокоманды, которые поступают в АЛУ от внешних источников и вызывают в нём преобразование информации (на рисунке 2 это микрокоманды А1,А2,…,Аn) и внутренние — те, которые генерируются в АЛУ и оказывают влияние на микропрограммное устройство, изменяя таким образом нормальный порядок следования команд.

р1, p2,…, рm на рисунке 2 — это и есть микрокоманды. А результаты вычислений из АЛУ передаются в ОЗУ по кодовым шинам записи у1, у2, …, уs.

Функции регистров, входящих в арифметическо-логическое устройство:

Рг1 — сумматор (или сумматоры) — главный регистр АЛУ, в котором образуется результат вычислений;

Рг2,Рг3 — регистры операндов (слагаемого/сомножителя/делителя/делимого и др.) в зависимости от выполняемой операции;

Рг4 — регистр адреса (или адресные регистры), предназначенные для запоминания (бывает что формирования) адреса операндов результата;

Рг6 — k индексных регистров, содержимое которых используется для формирования адресов;

Рг7 — l вспомогательных регистров, которые по желанию программиста могут быть аккумуляторами, индексными регистрами или использоваться для запоминания промежуточных результатов.

8. Структура процессора Intel p6.

P6 — суперскалярная суперконвейерная архитектура, разработанная компанией Intel и лежащая в основе микропроцессоров Pentium Pro, Pentium II, Pentium III, Celeron и Xeon. В отличие от x86-совместимых процессоров предыдущих поколений с CISC-ядром, процессоры архитектуры P6 имеют RISC-ядро, исполняющее сложные инструкции x86 не напрямую, а предварительно декодируя их в простые внутренние микрооперации.

Первым процессором архитектуры P6 стал анонсированный 1 ноября 1995 года процессор Pentium Pro,

Процессоры архитектуры P6 состоят из четырёх основных подсистем:

Подсистема упорядоченной предварительной обработки (англ. In-Order Front End, IOFE) — отвечает за выборку и декодирование инструкций в порядке, предусмотренном программой, и предсказывает переходы.

Ядро исполнения с изменением последовательности (англ. Out-of-Order Core, O2C) — отвечает за исполнение микроопераций в оптимальном порядке и организует взаимодействие исполнительных устройств.

Подсистема упорядоченного завершения (англ. In-Order Retirement, IOR) — выдаёт результаты исполнения в порядке, предусмотренном программой.

Подсистема памяти (англ. memory subsystem) — обеспечивает взаимодействие процессора с оперативной памятью.

9. Структура процессора. Цикл обработки машинных команд.

Управление циклом обработки машинной команды

ЦОК состоит из 4 фаз. В УУ вводим двухразрядный регистр

номера фазы цикла (РгН), который принимает следующие

значения:

00 - фаза извлечения команды,

01 - фаза косвенной адресации,

10 - фаза выполнения команды,

11 - фаза прерывания.

Для выполнения машинных команд требуется от 1 до 5-ти машинных циклов.

В начале каждого машинного цикла процессор вырабатывает сигнал синхронизации. Этот сигнал предназначен для фиксации байта состояния процессора в системном контроллере. Байт состояния процессора подается по шине данных.

Байт состояния используется контроллером для выработки сигналов управления системной шиной.

10. Пути повышения производительности ВС. Архитектура RISC и CISC.

Пути повышения производительности:

1) За счет совершенствования элементной базы

2) За счет рациональной организации процесса выполнения команд в компьютере (RISC и CISC)

3) Конвейерные процессоры.

4) Векторные процессоры.

5) Скалярные процессоры.

6) Суперскалярные процессоры.

RISC (англ. Reduced Instruction Set Computing) — вычисления с сокращённым набором команд.

Это философия проектирования процессоров, которая во главу ставит следующий принцип: более компактные и простые инструкции выполняются быстрее. Простая архитектура позволяет как удешевить процессор, так и поднять тактовую частоту. Многие ранние RISC-процессоры даже не имели команд умножения и деления.

Идея создания RISC процессоров пришла после того как в 1970-х годах ученые из IBM обнаружили, что многие из функциональных особенностей традиционных ЦПУ игнорировались программистами. Отчасти это был побочный эффект сложности компиляторов. В то время компиляторы могли использовать лишь часть из набора команд процессора. Следующее открытие заключалось в том, что, поскольку некоторые сложные операции использовались редко, они как правило были медленнее, чем те же действия, выполняемые набором простых команд. Это происходило из-за того что создатели процессоров тратили гораздо меньше времени на улучшение сложных команд, чем на улучшение простых.

Первые RISС-процессоры были разработаны в начале 1980-х годов в Стэнфордском и Калифорнийском университетах США. Они выполняли небольшой (50 - 100) набор команд, тогда как обычные CISC (Сomplex Instruction Set computer) выполняли 100—200.

Характерные особенности RISC-процессоров:

Фиксированная длина машинных инструкций (например, 32 бита) и простой формат команды.

Одна инструкция выполняет только одну операцию с памятью — чтение или запись. Операции вида «прочитать-изменить-записать» отсутствуют.

Большое количество регистров общего назначения (32 и более).

В настоящее время многие архитектуры процессоров являются RISC-подобными, к примеру, ARM, DEC Alpha, SPARC, AVR, MIPS, POWER и PowerPC. Наиболее широко используемые в настольных компьютерах процессоры архитектуры x86 ранее являлись CISC-процессорами, однако новые процессоры, начиная с Intel486DX, являются CISC-процессорами с RISC-ядром. Они непосредственно перед исполнением преобразуют CISC-инструкции процессоров x86 в более простой набор внутренних инструкций RISC.

CISC (англ. Complex Instruction Set Computing) — философия проектирования процессоров, которая характеризуется следующим набором свойств:

Нефиксированным значением длины команды.

Исполнение операций, таких как загрузка в память, арифметические действия кодируется в одной инструкции.

Небольшим числом регистров, каждый из которых выполняет строго определённую функцию.

Типичными представителями являются процессоры на основе x86 команд (исключая современные Intel Pentium 4, Pentium D, Core, AMD Athlon, Phenom которые являются гибридными).

Наиболее распространённая архитектура современных настольных, серверных и мобильных процессоров построена по архитектуре Intel x86 (или х86-64 в случае 64-разрядных процессоров). Формально, все х86-процессоры являлись CISC-процессорами, однако новые процессоры, начиная с Intel486DX, являются CISC-процессорами с RISC-ядром. Они непосредственно перед исполнением преобразуют CISC-инструкции процессоров x86 в более простой набор внутренних инструкций RISC.  В микропроцессор встраивается аппаратный транслятор, превращающий команды x86 в команды внутреннего RISC-процессора. При этом одна команда x86 может порождать несколько RISC-команд(в случае процессоров типа P6-до 4-х RISC комманд в большинстве случаев). Исполнение команд происходит на суперскалярном конвейере одновременно по несколько штук.  Это потребовалось для увеличения скорости обработки CISC-команд, так как известно, что любой CISC-процессор уступает RISC-процессорам по количеству выполняемых операций в секунду. В итоге, такой подход и позволил поднять производительность CPU.