3. Пример выполнения работы

Вариант №27

3.1 Синтез логической схемы для A ≤ B (В = 0100).

Условие A ≤ B преобразуем в .

Построим соответствующую таблицу истинности:

Табл. 3.3 – Таблица истинности для условия А>B

ai	bi	yi
0	0	0
0	1	0
1	0	1
1	1	0

Таким образом, , при этом .

Сравним переменную А с константой В побитно, начиная со старших разрядов:

Y₁ = =

=

Функция равнозначности R_i представляется как . С учетом этого имеем:

;

;

.

Подставив значения R_i в формулу для Y₁, получим:

Y₁ = =

= =

=

Проверка корректности полученной функции производится путем подстановки конкретных значений переменной A. Например, пусть A=0101.

При этом Y₁ = = – правильно, потому как «0101» > «0100».

Приведем полученную формулу к базису 3И-НЕ:

Y₁ = =

Логическая схема приведена на рис. 3.4.

Рис. 3.4 – Логическая схема сравнения A ≤ B

3.2 Синтез логической схемы для A < B (В = 1010)

Построим соответствующую таблицу истинности:

Табл. 3.4 – Таблица истинности для условия А<B

ai	bi	yi
0	0	0
0	1	1
1	0	0
1	1	0

, при этом .

Сравним переменную А с константой В побитно, начиная со старших разрядов:

Y₂ = =

=

Функция равнозначности , следовательно

;

.

С учетом подстановки получим:

Y₂ = = =

Выполним проверку корректности:

при A=1001 Y₂ = – правильно;

при A=1011 Y₂ = – правильно.

Приведем полученную формулу к базису 3И-НЕ:

Y₂ = =

Логическая схема приведена на рис. 3.5.

Рис. 3.5 – Логическая схема сравнения A > B

4. Содержание отчета

1. Задание (условие для реализации и значение константы).

2. Таблицы истинности для заданных условий.

3. Подробное описание процесса получения функций Y₁ и Y₂.

4. Проверка корректности функций Y₁ и Y₂ (минимум по два значения переменной А для каждой функции).

5. Логические схемы, реализующие функции Y₁ и Y₂ в заданном базисе.

Лабораторная работа №4 – Реализация сбф на плм и пзу

1. Общие сведения

В настоящее время в качестве базиса для синтеза разнообразных логических схем широко используются программируемые логические интегральные схемы (ПЛИС). Данный тип ИС относится к классу программируемых логических устройств (ПЛУ), главной особенностью которых является возможность настройки («программирования») связей между элементами кристалла.

Применение ПЛИС позволяет снизить количество корпусов ИС и уменьшить размер печатных плат, а значит и всего устройства, в сравнении с малыми и средними БИС. Уменьшение числа ИС приводит к росту быстродействия цифровой системы и сокращению потребляемой мощности. Кроме того, так как вероятность ошибки или сбоя устройства прямо пропорциональна количеству ИС, применение ПЛИС позволяет повысить надежность цифровой системы.

Но основным преимуществом ПЛИС перед остальными базисами является возможность гибкой и быстрой модификации схемы устройства. Программирование ПЛИС может осуществляться непосредственно разработчиком аппаратуры, что значительно упрощает процесс разработки и изготовления устройства.

Основными сферами применения ПЛИС являются:

1. Микропроцессорная и вычислительная техника.

2. Микропрограммные устройства.

3. Специализированные устройства (схемы обработки сигналов и изображений, преобразователи кодов, периферийные контроллеры, небольшие процессоры, процессоры быстрого преобразования Фурье, устройства для защиты от копирования и др.).

4. Стендовое оборудование, экспериментальные, опытные и эмуляционные схемы.

Базовыми структурными компонентами ПЛИС являются матрицы элементов «И» и «ИЛИ», поэтому любая логическая функция может быть представлена в виде дизъюнктивной нормальной формы (ДНФ) и реализована на ПЛИС.

На выходах матриц ПЛИС расположены макроячейки, которые могут быть сконфигурированы на выполнение функций различных триггеров, трехстабильных буферов, элементов управления полярностью сигнала и др. Пути прохождения сигнала в макроячейке (конфигурация) могут быть жестко заданы структурой ПЛИС или управляются посредством программируемых мультиплексоров.

ПЛИС изготавливаются по всем существующим технологиям: постоянного ЗУ, с пережиганием плавких перемычек, перепрограммируемых ПЛИС с ультрафиолетовым и электрическим стиранием, по КМОП-технологии с плавкими перемычками, статических оперативных запоминающих устройств.

Для проектирования цифровых систем на базе ПЛИС используются специальные системы автоматизированного проектирования (САПР) от разных производителей. Обычно каждый производитель в комплекте с микросхемами ПЛИС предлагает САПР собственной разработки для реализации пользовательских схем. Возможности данных САПР чрезвычайно широки и позволяют выполнить все этапы синтеза схемы от функционального описания до размещения элементов схемы в корпусе выбранного семейства ПЛИС. Как правило, в таких САПР используется описание схемы с помощью одного из языков описания аппаратуры (например, VHDL или Verilog).

Структуру большинства ПЛИС условно можно представить в виде совокупности двух матриц взаимоортогональных проводников: матрицы «И» и матрицы «ИЛИ». Входные сигналы обычно поступают на парафазные входы матрицы «И», которая на ортогональных шинах позволяет реализовать любые конъюнкции входных переменных. Выходы матрицы «И» соединены со входами матрицы «ИЛИ», которая на выходах реализует дизъюнкции поступающих сигналов. Совокупность выходных шин матрицы «И» образует множество промежуточных шин (product terms) или просто термов (terms).

В зависимости от того, какая матрица программируется, матрица «И» или матрица «ИЛИ», ПЛИС делятся на три класса: ПЛМ (программируемые логические матрицы), ПЗУ (программируемые запоминающие устройства) и ПМЛ (Программируемые матрицы логики).

В ПЛМ (рис. 4.1) программируются обе матрицы: матрица «И» и матрица «ИЛИ». В ПЗУ (рис. 4.2) матрица «И» постоянно настроена на функции полного дешифратора, а программируется только матрица «ИЛИ». В структуре ПМЛ (рис. 4.3), наоборот, программируется только матрица «И», а матрица «ИЛИ» имеет фиксированную настройку, при которой q промежуточных шин связывается с одним выходом. Это позволяет матрицу «ИЛИ» реализовать в виде совокупности q-входовых дизъюнкторов.

Рис. 4.1 – Структура PLA

Рис. 4.2 – Структура PROM

Рис. 4.3 – Структура PAL