- •Комп’ютерна схемотехніка
- •1. Реалізація операції додавання
- •1.1. Початкові дані
- •1.2. Елементна база — інтегральні схеми ттлш серій к1531,кр1533
- •1.3. Алгоритм додавання двійкових чисел
- •1.4. Функціональна схема алп для виконання операції додавання
- •1.5. Мікропрограма додавання
- •1.6. Принципіальна схема модуля операційного блока
- •1.7. Проектування модуля керуючого блока
- •1.8. Характеристики алп
- •2. Реалізація операції віднімання
- •2.1. Початкові дані
- •2.2. Алгоритми віднімання двійкових чисел
- •2.3. Функціональна схема алп для виконання операції віднімання
- •2.4. Мікропрограма віднімання
- •2.5. Принципіальна схема модуля операційного блока
- •2.6 Проектування модуля керуючого блока
- •Реалізація операцій додавання і віднімання
- •3.1. Початкові дані
- •3.2. Алгоритми додавання і віднімання двійкових чисел
- •Функціональна схема алп для виконання операцій
- •3.4. Мікропрограма додавання та віднімання двійкових чисел
- •3.5. Принципіальна схема модуля операційного блока
- •3.6. Проектування модуля керуючого блока
- •4. Реалізація операції множення
- •4.1. Початкові дані
- •4.2. Алгоритм множення двійкових чисел із зсувом суми часткових добутків вправо
- •4.3. Функціональна схема алп для операції множення
- •4.4. Мікропрограма множення цілих чисел
- •4.5. Модуль операційного блока для множення цілих чисел
- •4.6. Модуль керуючого блока
- •4.7. Принципільна схема модуля керуючого блока
- •5. Реалізація операції ділення
- •5.1. Початкові дані
- •5.2. Алгоритм ділення цілих чисел
- •5.3. Функціональна схема алп для мікропрограми ділення
- •5.4. Мікропрограма ділення цілих чисел без відновлення залишку
- •5.5. Принципіальна схема модуля операційного блока для мікропрограми ділення
- •5.6. Схема другого рівня керування операційним блоком
- •7. Принципіальна схема автомата Мілі для операції ділення
- •Умовне графічне позначення вхідних комутаторів
- •Умовне графічне позначення дворозрядного
- •Умовне графічне позначення 4-розрядного
4.5. Модуль операційного блока для множення цілих чисел
Модуль МОБ для множення цілих чисел містить (рис.18, 19):
Рисунок
18 – Принципіальна схема МОБ для операції
множення (початок)
DD1 – регістр множеного RGA типу ИР35;
DD11 – допоміжний регістр RGD типу ИР35;
DD12 – регістр часткової суми RGC типу ИР13;
DD9, DD10 – комбінаційний паралельний суматор SM типу ИМ6;
DD13 – лічильник циклів CT2 типу ИЕ10;
DD4 – DD7 – мікросхеми електронних ключів типу ЛИ1;
допоміжні мікросхеми DD3, DD8, DD14, DD15, DD16 для керування входами функціональних вузлів згідно з логічними рівняннями на основі таблиці відповідності.
Рисунок
19 – Принципіальна схема МОБ
для
операції множення (продовження)
4.6. Модуль керуючого блока
Проектування модуля МКБ на основі автомата Мілі з пам’яттю на RS-тригерах виконується у такій послідовності.
Розмічається закодований граф мікропрограми множення (див. рис.17) і визначається максимальна кількість станів пам’яті та потрібна кількість тригерів: L = 8, n = log28 = 3.
Будується граф автомата Мілі, який інтерпретує мікропрограму множення (рис.20). Стани пам’яті кодуються таким чином:
Рисунок
20 – Граф автомата Мілі для мікропрограми
множення
Записується структурна таблиця переходів і виходів автомата Мілі з пам’яттю на RS-тригерах (табл. 8). Логічні умови закодовані так:
Таблиця 8
zi |
k(zi) |
zj |
k(zj) |
x(zi, zj,) |
y(zi, zj,) |
S |
R |
z1 |
000 |
z1 z2 |
000 001 |
|
- у1 |
- S1 |
- - |
z2 |
001 |
z3 |
010 |
1 |
у1, у2, y4 |
S2 |
R1 |
z3 |
010
|
z4 z6 |
011 101 |
|
y5 у7, y8 |
S1 S3, S1 |
- R2 |
z4 |
011 |
z5 |
100 |
1 |
у6 |
S3 |
R2, R1 |
z5 |
100 |
z6 |
101 |
1 |
у7, у8 |
S1 |
- |
z6 |
101 |
z6 z4 z7 |
101 011 110 |
x1
x2 |
у7, у8 y5 y7 |
- S2 S2 |
- R3 R1 |
z7 |
110 |
z8 |
111 |
1 |
y9 |
S1 |
- |
z8 |
111 |
z1 |
000 |
1 |
у10 |
- |
R3, R2, R1 |
На підставі даних структурної таблиці записуються системи рівнянь:
для вихідних сигналів:
; ; (використовується тотожність
; ; ;
для функцій збудження входів RS-тригерів:
( використовується тотожність
);
У записаних системах рівнянь є спільні двобуквені логічні вирази, для яких вводять позначення:
; ; ; ;
; ; .
З урахуванням допоміжних функцій та додаткових перетворень за правилом подвійної інверсії і законом де Моргана системи рівнянь подаються у вигляді :
для функції збудження входів RS – тригерів:
;
;
;
;
; ;
для вихідних сигналів мікрооперацій:
; ; ; ;
; .