5.5. Принципіальна схема модуля операційного блока для мікропрограми ділення

Принципіальна схема модуля МОБ (рис.25, рис.26) містить:

DD1 – восьмирозрядний регістр дільника RGA типу ИР35;
DD2, DD3 – двоканальний восьмирозрядний мультиплексор MUX на двох мікросхемах типу КП16;
DD4, DD5, DD32 – мікросхеми логічних елементів «виключальне ЧИ» типу ЛП5;
DD6, DD9 – восьмирозрядні регістри діленого RGВ і RGС типу ИР13;
DD7, DD8 – восьмирозрядний суматор SM на двох мікросхемах типу ИМ6;
DD10, DD11, DD26, DD27 – вісім JK-тригерів типу ТВ6;
DD12 – DD15 – чотири мікросхеми логічних елементів НЕ-І типу ЛА3;
DD16 – дешифратор типу ИД3;
DD17, DD18, DD33 – мікросхеми інверторів типу ЛН1;
DD19, DD29 – мікросхеми логічних елементів І типу ЛИ1;
DD20 - DD22 – мікросхеми логічних елементів НЕ-І типу ЛА2;
DD23, DD25 – мікросхеми логічних елементів НЕ-І типу ЛА4;
DD24 – мікросхема логічних елементів НЕ-І типу ЛА1;
DD28 – двійковий чотири розрядний лічильник циклів типу ИЕ10;
DD30, DD31, DD34 – мікросхеми логічних елементів ЧИ типу ЛЛ1.

5.6. Схема другого рівня керування операційним блоком

Традиційно при проектуванні довільного цифрового обчислювального пристрою керуючий автомат Мілі або Мура розглядається як перший рівень керування. Це справедливо і для керуючих автоматів на основі програмовної логіки.

Сигнали з виходів керуючого автомата ініціюють в операційному блоці виконання деякої множини мікрооперацій. Зазвичай кожний сигнал мікрооперації поступає на вхід відповідного керуючого входу функціонального вузла.

У разі використання сучасних мікросхем середнього рівня інтеграції (регістрів, лічильників, мультиплексорів і т. ін.) для реалізації складних мікропрограм типу множення, ділення та інших операцій проектування ускладнюється. Це зумовлено такими факторами:

один керуючий сигнал може одночасно поступати на декілька входів однієї мікросхеми;
один і той самий сигнал мікрооперації може одночасно поступати на входи декількох різних мікросхем;
регістри в серії КР1533 побудовані на D-тригерах, що майже виключає можливість записування в них інформації за окремими розрядами, наприклад, знака добутку або знака ділення в старший розряд.

В такому випадку можливо використовувати схему другого рівня керування, яка будується в такій послідовності:

Рисунок 25 – Принципіальна схема МОБ

для мікропрограми ділення (початок )

Рисунок 26 – Принципіальна схема МОБ

для мікропрограми ділення (продовження)

записується таблиця відповідностей між входами керування мікросхем операційного блока і сигналами мікрооперацій φ_i ;
на основі таблиці відповідності записуються диз'юнкції сигналів мікрооперацій для кожного керуючого входу мікросхем операційного блока;
на підставі одержаних логічних рівнянь визначається необхідний склад мікросхем і будується схема другого рівня керування.

Відповідність між керуючими входами мікросхем операційного блока МОБ5 наведено в табл. 10.

У табл. 10 показано керуючі входи мікросхем, на які подаються сигнали мікрооперацій:

J5 - J8 — установлення тригерів Т5 - Т8;
К5-К8 - обнулення тригерів T5 - T8;
S1В, S0В — задання режимів універсального регістра RGВ (00 — зберігання даних, 11 — записування даних, 01 і 10 відповідно — зсув вправо і вліво);
S1С, S0С— задання режимів роботи регістра RGC;
— дозвіл передачі даних мультиплексору;
АDR — адресує канал мультиплексування: АDR = 0, = 0 — передаються дані із вхідної шини; АDR= 1, = 0 — комутуються дані з виходів суматора;
L СТ — завантаження лічильника числом циклів — константою 1111₍₂₎=7₍₁₀₎;
LА — завантаження регістра RGА;
КА — сприйняття сигналу переповнення;
СD — вхід віднімання лічильника.