- •Комп’ютерна схемотехніка
- •1. Реалізація операції додавання
- •1.1. Початкові дані
- •1.2. Елементна база — інтегральні схеми ттлш серій к1531,кр1533
- •1.3. Алгоритм додавання двійкових чисел
- •1.4. Функціональна схема алп для виконання операції додавання
- •1.5. Мікропрограма додавання
- •1.6. Принципіальна схема модуля операційного блока
- •1.7. Проектування модуля керуючого блока
- •1.8. Характеристики алп
- •2. Реалізація операції віднімання
- •2.1. Початкові дані
- •2.2. Алгоритми віднімання двійкових чисел
- •2.3. Функціональна схема алп для виконання операції віднімання
- •2.4. Мікропрограма віднімання
- •2.5. Принципіальна схема модуля операційного блока
- •2.6 Проектування модуля керуючого блока
- •Реалізація операцій додавання і віднімання
- •3.1. Початкові дані
- •3.2. Алгоритми додавання і віднімання двійкових чисел
- •Функціональна схема алп для виконання операцій
- •3.4. Мікропрограма додавання та віднімання двійкових чисел
- •3.5. Принципіальна схема модуля операційного блока
- •3.6. Проектування модуля керуючого блока
- •4. Реалізація операції множення
- •4.1. Початкові дані
- •4.2. Алгоритм множення двійкових чисел із зсувом суми часткових добутків вправо
- •4.3. Функціональна схема алп для операції множення
- •4.4. Мікропрограма множення цілих чисел
- •4.5. Модуль операційного блока для множення цілих чисел
- •4.6. Модуль керуючого блока
- •4.7. Принципільна схема модуля керуючого блока
- •5. Реалізація операції ділення
- •5.1. Початкові дані
- •5.2. Алгоритм ділення цілих чисел
- •5.3. Функціональна схема алп для мікропрограми ділення
- •5.4. Мікропрограма ділення цілих чисел без відновлення залишку
- •5.5. Принципіальна схема модуля операційного блока для мікропрограми ділення
- •5.6. Схема другого рівня керування операційним блоком
- •7. Принципіальна схема автомата Мілі для операції ділення
- •Умовне графічне позначення вхідних комутаторів
- •Умовне графічне позначення дворозрядного
- •Умовне графічне позначення 4-розрядного
1.5. Мікропрограма додавання
Мікропрограма додавання двійкових чисел у доповняльних кодах має такий вигляд:
Початок. Якщо К[1], то М1, інакше — чекати
М1 у1: RGA := А <приймання першого операнда>
у2: RGВ:= В <приймання другого операнда>
у3: SM:=А + В <додавання>
Якщо φ3, то М2. інакше
у4 : RGC := SM <присвоєння результату>
у5 : Ш2 := RGC <пересилання в пам'ять>
Перейти до М3
М2 y6 : ТП :=ПП <тригеру переповнення ТП присвоюється ознака ПП>
М3 Кінець.
Примітка. К[1] однорозрядний код команди додавання.
Рисунок
1 – Функціональна схема АЛП для додавання
чисел
Змістовний
і закодований графи мікропрограми
додавання показано на рис.2.
Рисунок
1 – Графи мікропрограми додавання
1.6. Принципіальна схема модуля операційного блока
Модуль операційного блока (МОБ) будується на мікросхемах ТТЛШ серії КР1533 за винятком суматора, взятого із серії К1531.
Для побудови принципіальної схеми МОБ використано такі мікросхеми (рис. 3):
два вхідні восьмирозрядні регістри RGA i RGB типу ИР35, позиційне позначення DD1, DD2;
Рисунок
3 – Принципіальна схема МОБ для операції
додавання
дві мікросхеми типу ЛЛ1, кожна з яких містить по чотири двовходових логічних елементи ЧИ, позиційне позначення DD3, DD4. Їх використовують для реалізації порозрядної диз’юнкції над кодами операндів А і В. Зображення подано пакетним способом;
чотири мікросхеми типу ЛИ1, кожна з яких містить по чотири двовходових кон’юнктори, позиційне позначення DD5–DD8. Використовують для підключення виходів регістрів RGA i RGB до входів суматора SM;
мікросхему типу ЛП5, яка містить чотири логічні елементи «виключальне ЧИ», позиційне позначення DD9. Використовують для створення старшого знакового розряду суматора і логічної ознаки φ3 = х1 та ;
вихідний восьмирозрядний регістр RGС типу ИР22 з трьома станами, позиційне позначення DD10. Використовують для приймання результату додавання і передавання його на вихідну шину;
два чотирирозрядні комбінаційні суматори SM типу ИМ6, позиційне позначення DD11 і DD12.
1.7. Проектування модуля керуючого блока
Проектування модуля керуючого блока (МКБ) на основі автомата Мура з пам’яттю на JK-тригерах виконується в такій послідовності.
Розмічається закодований граф мікропрограми додавання (див. рис.2). Визначається максимальна кількість станів автомата Мура, що дорівнює L = 7. Для реалізації такого числа станів необхідно використати тригери.
На основі розміченого графу мікропрограми будується граф автомата Мура (рис. 4), який інтерпретує мікропрограму додавання.
Рисунок
4 – Граф автомата Мура для мікропрограми
додавання
Стани автомата Мура кодуються значеннями виходів JK-тригерів:
…,
На основі графу автомата Мура записується його структурна таблиця переходів (табл.1).
На підставі даних табл.1 записуються системи рівнянь для функцій збудження входів JK-тригерів і виходів:
для функцій збудження входів:
Таблиця
1
Будується принципіальна схема модуля керування МКБ (рис.5).
Рисунок
5 – Принципіальна схема МКБ для операції
додавання
Відповідність між входами керування мікросхеми МОБ і сигналами мікрооперацій наведено в табл. 2.
Таблиця 2
Входи |
LA |
LB |
ЛИ1 |
LC |
|
|
Сигнали мікрооперацій |
y1 |
y2 |
y3 |
y4 |
y6 |
|
Для побудови принципіальної схеми модуля МКБ (рис.5) використані такі мікросхеми:
DD13, DD14 – дві мікросхеми типу ТВ6, кожна з яких містить по два JK-тригери (пам'ять автомата Мура);
DD15 – дешифратор типу ИД7. Використовується для виділення станів автомата;
DD16, DD17.1 – дві мікросхеми типу ЛН1, кожна з яких містить шість інверторів;
DD18 – мікросхему типу ЛИ1, яка містить чотири кон’юнктори;
DD19, DD20 – дві мікросхеми типу ЛЛ1.
Перелік мікросхем, використаних для побудови АЛП, що реалізує операцію додавання, наведено в табл.3.
Таблиця 3
Позиції |
Найменування мікросхеми |
Кількість |
DD1, DD2 |
КР1533ИР35 |
2 |
DD3,DD4. DD9, DD20 |
КР1533ЛЛ1 |
4 |
DD5 - DD8, DD18 |
КР1533ЛИ1 |
5 |
DD19 |
КР1533ЛП5 |
1 |
DD10 |
КР1533ИР22 |
1 |
DD11, DD12 |
КР1533ИМ6 |
2 |
DD13, DD14 |
КР1533ТВ6 |
2 |
DD15 |
КР1533ИД7 |
1 |
DD16,DD17 |
КР1533ЛН1 |
2 |