3. Реалізація операцій додавання і віднімання

3.1. Початкові дані

• Типи арифметичних операцій – додавання та віднімання двійкових чисел;

• початковий код подання операндів – доповняльний;

• розрядність операндів – 8 біт;

• код виконання операцій у суматорі – доповняльний модифікований;

• структура операційного блока – із закріпленими мікроопераціями;

• тип керуючого блока – автомат Мілі з пам’яттю на D –тригерах;

• схема логічної ознаки переповнення розрядної сітки;

• схема логічної порозрядної операції "виключальне ЧИ" кодів початкових операндів А і В.

Елементна база, перелік обов'язкового графічного матеріалу та необхідні роз­рахунки — згідно з пунктом 1.2.

3.2. Алгоритми додавання і віднімання двійкових чисел

Алгоритм додавання та віднімання двійкових чисел можна виконувати в обер­нених або доповняльних кодах. У сучасних комп'ютерах часто операнди зберігають­ся у пам'яті і оброблюються в доповняльних кодах, перевагу яких описано в розді­лі 1.

Алгоритм додавання (код команди К[1]) або віднімання (код команди К[2]) ви­конується у такій послідовності:

• у регістри RGА і RGВ із вхідної шини один за одним паралельним кодом за­писуються відповідні їм операнди А і В;

• під час операції віднімання (код команди К[2] = 1) операнд В безумовно ін­вертується;

• мікрооперації додавання або віднімання виконуються в доповняльних кодах протягом одного машинного такту;

• аналізується результат операції. За відсутності переповнення розрядної сіт­ки (знаки операндів А і В та результату збігаються) результат записується у регістр RGD і потім пересилається в оперативну пам'ять, за наявності пере­повнення (знаки операндів А і В та результату на виході суматора не збіга­ються) результат не фіксується і в ЦПК подається сигнал переповнення ПП.

3. Функціональна схема алп для виконання операцій

додавання і віднімання

Функціональну схему восьмирозрядного АЛП для виконання мікропрограми до­давання та віднімання подано композицією модуля операційного блока МОБ і моду­ля керуючого блока МКБ (рис. 11).

Рисунок 11 – Функціональна схема АЛП для додавання і віднімання чисел

Схема містить:

• регістри RGА і RGВ для приймання із вхідної шини Ш1 операндів А і В та їх зберігання протягом часу виконання мікропрограми;

• схему інвертування ВIN змісту регістра RGВ;

• схему ХОR для порозрядного логічного "виключальне ЧИ" кодів операндів А і B;

• схеми електронних ключів SW1 і SW2 для комутації операндів;

• комбінаційний суматор SМ. На вхід перенесення суматора подається лог.1 при операції віднімання;

• регістр результату RGD;

• схему ознаки переповнення ОР;

• модуль керуючого блока МКБ на основі автомата Мілі з пам'яттю на D-тригерах.

3.4. Мікропрограма додавання та віднімання двійкових чисел

Суміщена мікропрограма додавання та віднімання двійкових чисел має вигляд:

Початок. Якщо К[1] або К[2], то М₁, інакше – чекати

М₁ у₁: RGA := A < приймання першого операнда >

у₂: RGВ := В < приймання другого операнда >

Якщо К[1], то

у₃: RGС := В , інакше

у₄: RGС := < пересилання з інвертуванням другого операнда>

Якщо К[1], то

у₅: SM :=B + C, інакше у₆: SM :=B + C + 1

Якщо φ_3, то перейти до М₂ , інакше

у₇: RGD := SM <присвоєння результату>

у₈: Ш2 := D < пересилання результату в оперативну пам'ять >

Перейти до М₃

М₂ у₉: Т_П := ПП < фіксація переповнення >

М₃ Кінець.

Змістовний і закодований графи мікропрограми додавання і віднімання показані на рис.12.