1.8. Характеристики алп

Мікросхеми ТТЛШ серії КР1533, які використано для побудови АЛП, що реалізує операцію додавання, споживають таку потужність:

Р_ИР35 = 122 мВт; Р_ИР12= 100 мВт; Р_ИМ6 (тип F, серія КР1531) = 180 мВт;

Р_ИД7 = 50 мВт; Р_ТВ6 = 22,5 мВт; Р _ЛП5 = 30 мВт;

Р_ЛН1 = 13 мВт; Р_ЛЛ1 = 22,5 мВт; Р_ЛИ1 = 16 мВт.

Потужність, яку споживає даний АЛП розраховується додаванням потужностей всіх мікросхем:

Р_АЛП = 2Р_ИР35+Р_ИР12+2Р_ИМ6+Р_ИД7+2Р_ТВ6+Р_ЛП5+2Р_ЛН1+4Р_ЛЛ1 +5Р_ЛИ1 =

= (2122 + 100 + 2180 + 50 + 222,5 +30 + 213 + 422,5 + 516)10^-3 = 1,125Вт.

Мікросхема КР1531ИМ6 реалізує додавання двох чотирирозрядних операндів за t_SM-2 = 2t_SM-1 = 30 нс. Враховуючі затримки сигналів, що подаються на входи суматора, рекомендується обирати тривалість машинного такту Т_С=2 t_SМ-2=60 нc. При цьому швидкодія АЛП, виражена кількістю операцій додавання за секунду типу "регістр-регістр", становитиме F=1/T_C 16 млн. оп/с.

2. Реалізація операції віднімання

2.1. Початкові дані

• Тип арифметичної операції – віднімання двійкових чисел;

• початковий код подання операндів – доповняльний;

• розрядність операндів – 8 біт;

• код виконання операції у суматорі – доповняльний модифікований;

• структура операційного блока – із закріпленими мікроопераціями;

• тип керуючого блока –автомат Мілі з пам’яттю на D - тригерах;

• схема логічної ознаки переповнення розрядної сітки;

• схема логічного порозрядного множення кодів вхідних операндів А і В.

Елементна база, перелік обов’язкового графічного матеріалу та необхідні розрахунки – згідно з пунктом 1.2.

2.2. Алгоритми віднімання двійкових чисел

Алгоритм віднімання двійкових чисел реалізується у такій послідовності:

• у регістри RGA і RGB із вхідної шини один за одним паралельним кодом записуються відповідні їм операнди А і В;

• операнд В безумовно інвертується;

• мікрооперація віднімання виконується в доповняльних модифікованих кодах протягом одного машинного такту;

• аналізується результат віднімання. За відсутності переповнення розрядної сітки результат записується в регістр RGC і потім пересилається в оперативну пам'ять, за наявності переповнення результат не фіксується і в ЦПК передається сигнал переповнення Т_П.

2.3. Функціональна схема алп для виконання операції віднімання

Функціональну схему восьмирозрядного АЛП для виконання мікропро-грами віднімання показано на рис.6.

Схема АЛП містить:

• регістри RGA і RGB для приймання із вхідної шини Ш1 операндів А і В та їх зберігання протягом часу виконання мікропрограми;

• схему інвертування BIN змісту регістра RGB;

• електронні ключі SW1 і SW2для комутації операндів;

• схему розрядного логічного множення AND;

• комбінаційний суматор SM з додатковим знаковим розрядом П для створення модифікованого коду. На вхід перенесення першого розряду суматора подається «лог.1»;

• регістр результату RGС ;

• схему ознаки переповнення ОР;

• модуль керуючого блока (МКБ) на основі автомата Мілі з пам’яттю на D-тригерах.

Рисунок 6 – Функціональна схема АЛП для віднімання чисел