- •1.1 Основні визначення
- •1.2 Принципи побудови та функціонування обчислювальних систем
- •1.2.1 Архітектура обчислювальних систем
- •1.3 Принципи побудови та функціонування мпс
- •1.4 Функціонування обчислювального пристрою
- •2.1 Подання даних в обчислювальних системах
- •2.2 Подання даних у кодах
- •2.3 Порозрядні операції над даними
- •3 Цифрові автомати
- •4 Типові пристрої обчислювальних систем (Для самостійного вивчення)
- •4.1 Суматори
- •4.2 Цифрові компаратори
- •4.3 Арифметично-логічний пристрій
- •4.4 Програмовані логічні інтегральні схеми (пліс)
- •5 Принципи побудови запам’ятовувальних пристроїв мпс з заданою організацією
- •5.1 Запам’ятовувальні пристрої мпс та їх класифікація
- •5.2 Постійні запам’ятовувальні пристрої – флеш-пам’ять
- •5.3 Оперативні запам’ятовувальні пристрої
- •5.4 Побудова блока запам’ятовувального пристрою мпс
- •6 Інтерфейс
- •6.1 Організація інтерфейсів
- •6.2 Асинхронний послідовний адаптер rs-232-c
- •7 Мікропроцесори
- •7.1 Архітектура мікропроцесорів
- •7.2.1 Історична довідка про розвиток мікропроцесорів фірми Intel (Для самостійного вивчення)
- •Програмна модель мп к580вм80а
- •7.2.2 Організація 16-розрядних мікропроцесорів
- •7.2.3 Програмна модель мп і8086
- •7.2.4 Режим переривань мп і8086
- •7.2.5 Організація 32-розрядних мікропроцесорів (Для самостійного вивчення)
- •7.3 Архітектура сучасних мікропроцесорів
- •7.3.1 Тенденції розвитку архітектури сучасних мікропроцесорів
- •7.3.2 Мікропроцесори Pentium
- •7.3.3 Процесори фірми amd
- •7.3.4 Продуктивність мікропроцесорів та її оцінювання
- •8 Використання сучасних мікропроцесорів
- •Список рекомендованої літератури до Частини і 1-го модуля
- •9 Програмування мікропроцесорів фірми intel
- •9.1 Сегментування пам’яті мікропроцесорами
- •9.2 Способи адресування операндів мп фірми Intel
- •9.3 Мова програмування Асемблер-86
- •9.3.1 Формат команди
- •9.3.2 Команди пересилань
- •9.3.3 Команди перетворення даних мови Асемблер-86
- •Команди логічних операцій
- •9.3.4 Команди умовних та безумовних переходів
- •9.3.5 Команди організації циклів
- •9.4 Створення програм на мові Асемблер-86
- •9.4.1 Лінійні програми
- •9.4.2 Розгалужені програми
- •9.4.3 Циклічні програми
- •10 Програмна реалізація вузлів телекомунікаційного обладнання мовою асемблер-86
- •10.1 Способи реалізації алгоритмів
- •10.2 Розробка апаратно-програмних комплексів
- •10.3 Приклади реалізації простих вузлів телекомунікацій
- •10.3.1 Ініціалізація послідовного асинхронного адаптера rs-232-c
- •10.3.2 Фрагмент програми передавання даних через асинхронний адаптер rs-232-c
- •10.3.3 Фрагмент програми приймання даних через асинхронний адаптер rs-232-c
- •10.3.4 Приклад програми ініціалізації rs-232-c та введення-виведення даних, написаної у програмному середовищі turbo assembler (tasm)
- •10.3.5 Програмна реалізація генератора імпульсних послідовностей
- •10.3.6 Програмне вимірювання періоду імпульсної послідовності det
- •10.3.7 Програмна реалізація мультиплексора
- •Список рекомендованої літератури до Частини іі 1-го модуля
- •11 Мікропроцесорні системи на універсальних мп фірми motorola
- •11.2 Побудова мпс на 16-розрядних мікропроцесорах фірми Motorola
- •11.2.1 Підсистема центрального процесорного елемента mc68000
- •11.2.2 Розподіл адресного простору мпс
- •11.2.3 Організація підсистеми пам’яті
- •11.2.4 Організація підсистеми введення-виведення
- •11.4 Побудова мпс на 32-розрядних мікропроцесорах фірми Motorola
- •11.4.1 Підсистема центрального процесорного елемента
- •11.4.2 Розподіл адресного простору мпс
- •11.4.3 Організація підсистеми пам’яті мпс
- •12 Програмування універсальних мп
- •Непряме регістрове адресування з постіндексуванням
- •Непряме регістрове адресування з преіндексуванням
- •Непряме відносне адресування з індексуванням
- •12.2 Система команд мп мс680х0 (Для самостійного вивчення)
- •12.2.1 Команди пересилань
- •12.2.2 Команди арифметичних операцій
- •12.2.3 Команди логічних операцій
- •12.2.4 Команди зсувів
- •12.2.5 Команди безумовних переходів
- •12.2.6 Команди умовних переходів
- •12.2.7 Команди організації програмних циклів
- •12.2.8 Команди звернення до підпрограм
- •12.3 Побудова програм з різною структурою мовою Асемблер
- •12.3.1 Лінійні програми
- •12.3.2 Розгалужені та циклічні програми. Підпрограми
- •12.4 Створення програмного забезпечення мпс на мп фірми Motorola
- •Список рекомендованої літератури до Частини і 2-го модуля
- •13.1 Типові мікроконтролери фірми Motorola
- •Сімейство 68нс16/916
- •13.2 Система команд мікроконтролерів фірми Motorola
- •13.3 Налаштовування вбудованих засобів мікроконтролерів
- •14 Risc-процесори фірми motorola
- •14.1 Risc-процесори PowerPc
- •14.2 Risc-процесори ColdFire
- •14.3 Система команд risc-мікропроцесорів сімейства PowerPc
- •15 Архітектура та принципи побудови процесорів цифрового оброблення сигналів
- •15.1 Основні напрямки цифрового оброблення сигналів (цос)
- •15.2 Узагальнена архітектура процесорів сімейства dsp563xx
- •15.3 Організація циклічного буфера в dsp
- •15.4 Програмна реалізація цифрового фільтра сіх
- •16 Мпс на мікроконтролерах, мікропроцесорах та dsp
- •Список рекомендованої літератури до Частини іі 2-го модуля
- •Предметний покажчик
11.2 Побудова мпс на 16-розрядних мікропроцесорах фірми Motorola
11.2.1 Підсистема центрального процесорного елемента mc68000
Вхідний контроль:
Яку розрядність мають ШД та ША МП МС68000?
Які системні сигнали BIC МП68000 Вам відомі?
Чи є згадані в п. 2 сигнали односпрямовані або двоспрямовані й чому?
За яким алгоритмом працює пріоритетний шифратор?
На якій частоті працює МП МС68000?
До підсистеми центрального процесорного елемента (ЦПЕ) МПС входять пристрої (ВІС), які забезпечують його роботу, власне мікропроцесор MC68000 і пристрої, до яких належать:
генератор тактових імпульсів, який формує послідовність імпульсів тактової частоти для всієї МПС;
формувач сигналів керування МПС, який формує всі сигнали, необхідні для вибору вузлів МПС, керування вибором розрядності операндів, контролю за формуванням адреси пристроїв, перериваннями тощо;
буфер шини даних – пристрій, який забезпечує необхідний рівень навантажувальної здатності виходів шини даних ВІС MC68000. Він являє собою двоспрямований приймач-передавач, який підключається до виходів центрального процесора (ЦП).
Умовне графічне позначення ВІС МС68000 наведено на рис. 11.6. На цьому рисунку також подано рекомендоване фірмою підмикання виводів ВІС до джерела живлення. Призначення виводів відповідає рис. 11.4.
Формування сигналів синхронізації та скидання (RST) виконується за допомогою схеми генератора тактових імпульсів, поданої на рис. 11.7. В схемі використовується мікросхема МС88916 фірми Motorola. Задля стабілізації частоти використовується кварцовий резонатор Z1. Підключення виводів генератора до ЦП проводиться відповідно до назв виводів; з’єднуються лінії, що мають однакові назви. Сигнал тактової частоти подається на ЦП й інші пристрої схеми.
Рисунок 11.6 – Умовне графічне позначення і принципова схема
підключення ВІС МС68000
Рисунок 11.7 – Схема генератора тактових імпульсів
Виходи шини даних ВІС MC68000 не мають вбудованих підсилювачів потужності вихідних сигналів, тому задля використовування у МПС ця шина потребує використовування спеціальних схем – буферів. В якості таких схем рекомендовано застосовувати приймачі-передавачі 74F245, які є 8-розрядними буферними схемами. Кількість мікросхем визначається розрядністю шини даних ВІС MC68000 – 16, тому в МПС слід використовувати дві мікросхеми 74F245, одна з котрих обслуговує молодший байт шини, а друга – старший. Обробка довгих слів здійснюється за два такти, тому молодша і старша частини будуть обслуговуватися окремо. Для керування роботою схеми слід дешифрувати сигнали UDS, LDS, а також сигнали формування типу циклу. Сигнали керування буфером шини даних на схемі позначено PDEN0, PDEN1. Принципову схему буфера шини даних наведено на рис. 11.8.
Сигнали керування МПС формуються при дешифруванні сигналів ЦП та сигналів адреси. Отже, ця схема являє собою низку різних дешифраторів, підключених до відповідних кіл схеми. Задля уніфікації схеми та зручності використовування рекомендовано застосовувати програмовану логічну інтегральну схему FPGA, запрограмовану відповідно до алгоритмів роботи всіх необхідних дешифраторів та інших схем, потрібних для керування МПС. Умовне графічне позначення програмованої логічної інтегральної схеми FPGA подано на рис. 11.9. На цьому рисунку подано також вхідні й вихідні сигнали на виводах схеми FPGA.
Приміром, сигнали BYTE0 (1,3) формуються при дешифруванні сигналів UDS, LDS, відповідно до табл. 11.5. Обробка довгих слів здійснюється за два такти, під час виконування котрих зберігається значення коду. Значення сигналу BYTE0 зберігається при обробці байтів, слів та довгих слів, а BYTE1 – при обробці слів та довгих слів, що дозволяє спрощувати організацію багатошарової пам’яті.
Рисунок 11.8 – Принципова схема буфера шини даних
Таблиця 11.5 – Визначення довжини операнда
-
LDS
UDS
Обробка
0
0
слова
0
1
байта
Сигнали BACK1 (2, 3, 4, 5) використовуються для керування пристроями, які входять до складу МПС, формуючи сигнали, котрі переводять певний пристрій до активного стану. Задля формування цих сигналів використовуються сигнали адреси і виконуваного циклу. Визначено, що сигнал BACK1 відповідає переведенню до активного стану ПЗП, BACK2 – ОЗП, BACK3 – асинхронний послідовний приймач-передавач, BACK4 – паралельний периферійний інтерфейс, BACK5 – таймер.
Умовне графічне позначення схеми FPGA, сигнали і виводи, на яких вони формуються, а також адреси підключення показано на рис. 11.9.
Рисунок 11.9 – Умовне графічне позначення ВІС FPGA
Контрольні питання:
З якою метою до підсистеми ЦП МС68000 включено буфер шини даних?
Чим відрізнюються сигнали на входах і виходах буфера шини даних?
Чим зумовлюється стабільність частоти тактового генератора МС88916?
Контрольні питання підвищеної складності:
Для чого використовуються сигнали BACK5…BACK1?
Для чого на схему FPGA надходять сигнали адреси A17…A13?
В чому полягає призначення сигналу BERR, який формується схемою FPGA?
Для формування яких сигналів використовуються сигнали UDS, LDS?
Чи використовуються сигнали FC2...FC0 для реалізації переривань?