2.6 Функциональное тестирование

После создания описания проекта уровня RTL, требуется произвести его функциональное тестирование. т.е. удостовериться, что все заявленные функции в проектной спецификации реализованы и работают корректно для подавляющего большинства входных воздействий (невозможно проверить корректность работы устройства для абсолютно всех воздействий — т.к. количество таких воздействий очень велико).

В настоящее время все чаще термин «функциональное тестирование» заменяют на термин «функциональная верификация», подчеркивая тем самым резкое усложнение этого процесса в связи с не прекращающимся ростом сложности проектов.

Также, часто термин «функциональная верификация» относят к более сложному процессу тестирования в котором применяются современные техники и фреймворки для создания сложных тестовых окружений, в частности основывающихся на языке SystemVerilog, а «функциональным тестированием» считают относительно простую проверку проекта на корректность работы. В этой книге мы будем придерживаться этого же мнения. В связи с этим в этом разделе будут рассмотрены базовые принципы функционального тестирования, а в пятой главе будут рассмотрены конструкции языка Verilog HDL для реализации простейшего тестового окружения.

Прежде всего, для любого тестирования необходимо тестовое окружение — т.е. некоторая надстройка над разработанным проектом. Такая надстройка в своем минимальном исполнении будет включать в себя лишь генератор входных последовательностей, представляющий компонент, подающий на входы тестируемого блока некоторый набор входных сигналов, имеющих смысл для тестируемого блока. При этом анализ результата работы тестируемого блока происходит в ручном режиме с помощью анализа временных диаграмм. Подобный процесс представлен на рисунке 2.6.1.

Рисунок 2.6.1 — Процесс функционального тестирования

Более сложные тестовые окружения могут содержать эталонные модели, средства автоматической проверки корректности разрабатываемого устройства, блоки сбора разнообразных метрик покрытия и т.д.

Само тестирование может происходить средствами специальных программных пакетов, осуществляющих событийное моделирование — т.е. моделирование на уровне событий, таких как изменение внутренних сигналов устройства, появление фронта тактового сигнала и т.д. К числу таких программных пакетов относятся Synopsys VCS, Mentor Graphics Modelsim, Mentor Graphics Questasim, Xilinx ISIM и т.д. В данной книге при выполнении лабораторных работ, мы будем пользоваться средствами Xilinx ISIM, так как данное средство входит в состав Xilinx WebPack и не требует лицензии для использования.

2.7 Процесс синтеза

В процессе разработки проектировщики описывают поведение аппаратных блоков на технологически-независимых высокоуровневых языках HDL. Процесс синтеза представляет из себя процесс перевода высокоуровневого описания разрабатываемого устройства в оптимизированное представление вентильного уровня (netlist) по некоторому алгоритму, основываясь на ограничениях проекта и выбранной технологической библиотеки. Подобная технологическая библиотека содержит как базовые логические вентили, так и макро-блоки, такие как сумматоры, мультиплексоры, память и триггеры.

На первых этапах развития цифровой электроники, разработчики осуществляли логический синтез своими руками, анализируя проект и переводя разрабатываемые модули и блоки в вентильное представление, опираясь на некоторую технологическую библиотеку и ограничения проекта. На рисунке 2.7.1 представлена блок-схема этапов ручного перевода проекта к оптимизированному представлению в виде набора вентилей.

Рисунок 2.7.1 — Процесс логического синтеза без использования средств автоматизированных систем проектирования

В настоящее время процесс логического синтеза является полностью автоматизированным. Это позволяет разработчикам сосредоточить свое внимание на проектировании и использовать в разработке высокоуровневые языки HDL. На рисунке 2.7.2 представлена блок-схема этапов проектирования с использованием автоматизированных систем проектирования.

Рисунок 2.7.2 — Процесс логического синтеза с использованием средств автоматизированного проектирования