Проекты для самостоятельной работы

• При нажатии одной из 3-х кнопок загораются все 8-мь светодиодов, расположенных на плате Atlys;

• При нажатии первой кнопки загораются четные светодиоды, при нажатии второй кнопки загораются нечетные светодиоды, при нажатии третьей кнопки, загораются все 8-мь светодиодов. При нажатии двух или трех кнопок сразу, светодиоды не загораются.

Заключение

По окончании данной лабораторной работы вы получили представление как о среде проектирования Xilinx ISE, так и о маршруте проектирования для FPGA. Также вы познакомились с базовыми конструкциями языка Verilog HDL. Кроме этого вы научились загружать созданный в ходе работы над проектом конфигурационный файл в FPGA.

6.2 Лабораторная работа №2 Проектирование простых комбинационных схем. Моделирование проекта

Цель работы: изучение возможностей языка Verilog HDL по описанию комбинационных схем, изучение принципов построения тестовых окружений, выполнение функционального тестирования разрабатываемого устройства.

После выполнения работы вы:

• научитесь пользоваться операторами языка Verilog HDL для создания комбинационных схем;

• научитесь применять конструкции языка Verilog HDL для реализации иерархического проектирования;

• познакомитесь с понятием тестового окружения;

• научитесь создавать простейшие тестовые окружения для разрабатываемых устройств.

Введение

Целью данной лабораторной работы является получение более глубокого представления о средствах и методах проектирования комбинационных схем с помощью языка Verilog HDL. При этом в ходе работы над предлагаемым проектом будут использоваться конструкции языка, основанные на блоке always. Также данная лабораторная работа представляет собой введение в функциональное тестирование, реализуемое с помощью программы Xilinx ISIM. При этом, для проведения функционального тестирования в ходе выполнения работы потребуется описать тестовое окружение, которое будет включать в себя как тестируемый модуль, так и некоторую логику генерации базовых тестовых последовательностей.

При этом, в ходе выполнения работы, будут получены как результаты моделирования, так и полностью функционирующее устройство, реализующее предложенные функции.

Описание задачи

В качестве базовой задачи для данной лабораторной работы будет являться создание упрощенного блока АЛУ (Арифметико-Логическое Устройство), осуществляющего некоторый набор арифметических и логических операций над 4-х разрядными входными операндами. В качестве выполняемых операций разрабатываемый блок будет реализовывать: сложение, вычитание, побитовое И, побитовое ИЛИ, а также операцию сравнения операндов, с выбором наибольшего операнда в качестве результата. Выбор операций будет задаваться тремя контрольными сигналами, т.к. количество выполняемых операций равно пяти. Код операции, задающий конкретную операцию может быть выбран произвольным образом. Четвертый контрольный сигнал будет определять выбор второго операнда между значением, поступающим на вход АЛУ и некоторой жестко заданной константой. В качестве результата работы, блок будет выдавать 4-х разрядный результат арифметических или логических операций. Кроме этого, выходными сигналами блока будут являться 2 флага: флаг переноса и флаг равенства результатов при операции сравнения.

Входные операнды будут задаваться с помощью 8-ми переключателей, а управляющие сигналы будут задаваться с помощью кнопок, расположенных на плате Atlys. Результат работы блока будет отображаться на 6-ти светодиодах (4-ре светодиода служат для отображения результата, оставшиеся 2 для отображения флагов).

Структурная схема проекта этой лабораторной работы представлена на рисунке 6.2.1.

Рисунок 6.2.1 — Структурная схема проекта лабораторной работы №2