3.4 Дополнительные ресурсы fpga фирмы Xilinx на примере семейства Spartan 6

В данном разделе представлен обзор всех возможных макро ресурсов семейства Spartan 6, т.е. готовых аппаратных блоков класса «hard-core».

3.4.1 Блочная память (Block ram)

Блочная память представляет из себя полностью синхронный банк памяти, работающий на частотах до 300 МГц и имеющий объем 18Кбит. Такой банк может быть сконфигурирован в виде однопортовой или двухпортовой памяти. Также банк может быть разделен на два более маленьких банка памяти с емкостью 9Кбит.

3.4.2 Аппаратные блоки умножения

В качестве основного вычислительного ресурса в семействе Spartan 6 выступают блоки DSP-48. Данные блоки представляют собой сверхбыстрые небольшие 18-разрядные сопроцессоры, реализующие каскад операций, таких как: умножение, предварительное суммирование/вычитание и набор логических операций. Структура этих блоков поддерживает их конкатенацию для обработки более широких операндов. Частота работы данных блоков составляет чуть меньше, чем 400Мгц.

3.4.3 Контроллер памяти (Memory Controller Block)

Данные блоки являются некоторым нововведением в семейство Spartan 6 и представляют собой полноценные аппаратные контроллеры для работы со многими типами динамической памяти, широко применяющейся в цифровой технике. Они позволяют с легкостью подключать внешнюю память типа DDR, DDR2, DDR3, LPDDR (Low Power DDR). Задействование данных блоков происходит через утилиту, называемую Core Generator, о которой будет рассказано ниже в этой главе.

3.4.4 Контроллер pci Express

Еще одним нововведением является наличие в семействе Spartan 6 LXT одного аппаратного контроллера PCI Express v.1.1, который позволяет организовать взаимодействие как с компьютером, так и с другой микросхемой FPGA.

3.4.5 Гигабитные приемопередатчики (Gigabit Transceiver)

Заключительными аппаратными блоками для организации сверхбыстрых коммуникаций, являются специальные гигабитные трансиверы. В FPGA серии Spartan 6 LXT содержится от 2 до 8 таких приемопередатчиков. Каждый такой блок позволяет организовать передачу данных по последовательному дифференциальному интерфейсу со скоростью до 3.125Гбит/с.

3.4.6 Блоки ввода-вывода

Каждый сигнал, выходящий наружу FPGA содержит на выходе микросхемы блок ввода-вывода. Данные блоки обладают богатым набором функционала, а именно: реализуют буферы с 3-м состоянием, позволяют вносить некоторую, программируемую задержку в выходной сигнал (IODELAY), имеют в своем составе сериализаторы/десериализаторы (IOSERDES) с распараллеливанием до 4:1 и каскадированием до 8:1, а также триггеры (IOLOGIC).

3.4.7 Clock Management Tile (CMT)

Данные блоки представляют собой сложные цифро-аналоговые схемы по управлению тактовыми сигналами. С их помощью можно создать тактовый сигнал требуемой частоты на основании некоторого опорного тактового сигнала. Кроме того, можно задать требуемый фазовый сдвиг.

Для семейства Spartan 6, данные блоки состоят из двух DCM, являющимися цифровыми блоками подстройки, а также из одного PLL, представляющего аналоговую часть блока. При этом DCM имеют большую погрешность, но способны синтезировать требуемую частоту в широких пределах, а PLL является более точными схемами, с помощью которых можно выполнять более сложную настройку частоты, а также убирать jitter, т.е. дрожание тактового сигнала.