- •146 Цифровая схемотехника Конспект цифровая схемотехника
- •2. Формирователи прямоугольных импульсов
- •10. Программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы.
- •1.2 Прохождение импульсов через rc-цепи.
- •1.2.1 Напряжение и ток в rc-цепях под воздействием единичного скачка.
- •1.2.2 Дифференцирующая (укорачивающая) и разделительная rc-цепи.
- •1.2.3 Реальные rc-цепи при импульсном воздействии.
- •1.3 Фиксаторы уровня в дифференцирующих rc-цепях.
- •1.4 Интегрирующие rc-цепи.
- •Погрешности интегрирующей цепи:
- •2. Формирователи прямоугольных импульсов
- •2.1 Диодные ограничители последовательного и параллельного типа.
- •2.2 Линейные модели транзистора в режиме большого сигнала.
- •2.3 Расчет транзисторных ключей.
- •2.4 Транзисторный усилитель ограничитель.
- •2.5 Динамические характеристики транзисторных ключей.
- •3. Мультивибраторы
- •3.2 Транзисторный мультивибратор. Принцип действия, осциллограм-мы работы мультивибратора
- •3.3 Расчет периода колебаний мультивибратора
- •3.4 Регулировка частоты, термостабилизация и улучшение формы выходного напряжения мультивибратора.
- •3.5 Транзисторный одновибратор. Принцип действия, осциллограммы.
- •4. Потенциальные логичекие элементы
- •4.2 Диодная логика. Логика «и»
- •Логика «или»
- •Недостатки диодной логики: схемы критичны к внутреннему сопротивлению источников эдс (), обладают нестабильными уровнями логического «0» и «1».
- •4.3 Диодно-транзисторная логика (дтл)
- •4.4 Транзистор-транзисторная логика (ттл)
- •4.5 Логические элементы на моп и кмоп-структурах.
- •5.1 Мультивибраторы на потенциальных логических элементах.
- •5.2 Одновибраторы на потенциальных логических элементах.
- •5.2 Одновибраторы на потенциальных логических элементах.
- •Расчет длительности импульса одновибратора.
- •6.1 Кодирование временных интервалов.
- •6.2 Кодирование напряжение.
- •6.3 Аналогово-цифровые преобразователи (ацп). Основные характеристики и параметры.
- •6.3.1 Ацп на параллельных компараторах;
- •6.3.2 Ацп поразрядного кодирования.
- •6.4 Цифро-аналоговые преобразователи (цап). Структура, основные характеристики и параметры.
- •6.4.1 Взвешенная схема, управляющая напряжением.
- •6.5 Устройство выборки хранения.
- •7.1 Общая характеристика и принципы построения глин.
- •7.2 Автоколебательные глин на транзисторах.
- •7.3 Ждущие глин на транзисторах.
- •7.4 Глин на оупт.
- •8.2 Автоколебательный блокинг-генератор.
- •8.3 Ждущий блокинг-генератор.
- •8.4 Синхронизация блокинг-генератора.
- •9.1 Оперативные запоминающие устройства (озу) с произвольным доступом.
- •9.2 Статические и динамические зу.
- •9.3 Построение плат памяти.
- •9.4 Программируемые запоминающие устройства (пзу).
- •10. Программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы.
- •10.2 Программируемые логические матрицы (плм).
- •10.2.1 Схемотехника плм
- •10.2.2 Подготовка задачи к решению с помощью плм
- •10.2.3 Программирование плм
- •10.2.4 Упрощенное изображение схем плм
- •10.2.5 Воспроизведение скобочных форм переключательных функций
- •10.2.6 Наращивание (расширение) плм
4. Потенциальные логичекие элементы
4.1 Потенциальные логические элементы (ПЛЭ), типы, характеристики и параметры
4.2 Диодная логика (ДЛ)
4.3 Диодно-транзисторная логика (ДТЛ)
4.4 Транзисторно-транзисторная логика (ТТЛ)
4.5 Логические элементы на МОП и КМОП-структурах.
4.1 Потенциальные логические элементы (ПЛЭ). Типы, характеристики и параметры
В настоящее время при разработке интегральных схем (ИС) наибольшее распространение получили следующие типы логических элементов:
транзисторно-транзисторная логика (ТТЛ);
эмиттерно-связанная логика (ЭСЛ);
интегрально-инжекторная логика (И2Л);
диодно-транзисторная логика (ДТЛ);
логика на однотипных полевых транзисторах (n-МОП и p-МОП);
логика на комплиментарных полевых транзисторах;
Самым распространёнными на сегодняшний день являются ИС, реализующие ТТЛ и её разновидности. Интегральные схемы данного типа обладают средним быстродействием () и средней потребляемой мощностью.
На рисунках 4.1 – 4.7 представлены графические обозначения и выполняемые функции потенциальных логических элементов.
Рис.4.1 Инвертор . Рис.4.2 Повторитель.
Рис.4.3 . Рис.4.4 .
Рис.4.5 . Рис.4.6 .
Рис.4.7 Сумматор по mod2 .
Логические элементы ТТЛ типа.
Различают элементы с положительной (транзистор типа n-p-n) и отрицательной логикой (транзистор типа p-n-p). В положительной логике значению логической «1» ставят в соответствие большее, а значению логического «0» – меньшее значение напряжения или тока. В отрицательной логике наоборот – большим значениям электрического сигнала соответствуют значения логического «0», меньшим – значения логической «1». Это определение справедливо для любой полярности используемого напряжения или любых направлениях токов. Важно отметить, что если некоторое логическое устройство относительно положительной логики реализует операцию «И», то относительно отрицательной логики это будет операция «ИЛИ» и наоборот.
Потенциальный способ представления логического «0» и логической «1» при положительной логике приведен на рис. 4.8:
- уровень логического «0»;
- уровень логической «1»;
.
Рис.4.8 Представление положительной логики
Потенциальный способ представления логического «0» и логической «1» при отрицательной логике приведен на рис 4.9.
- уровень логической «1»;
- уровень логического «0»;
.
Рис.4.9 Представление отрицательной логики
Динамические характеристики ПЛЭ приведены на рис. 4.10
Рис. 4.10 Динамические характеристики ПЛЭ
Время задержки ПЛЭ зависит от времени задержки переднего и заднегофронтов и определяется из выражениясоставляя порядка.
Нагрузочная способность ЛЭ характеризует его способность получать сигнал от нескольких источников информации и одновременно быть источником информации для ряда других элементов. Для численной характеристики нагрузочной способности ЛЭ используются два коэффициента: m-коэффициент разветвления и n-коэффициент объединения.
m-коэффициент разветвления – характеризует количество входов для элементов данной серии, которое допускается для подключения к выходу данного элемента. . Нагрузочная способность элемента характеризуется его выходным сопротивлением.
n-коэффициент объединения – характеризуется количеством входов данного логического элемента (от двух и более)
Различают статические характеристики ПЛЭ.
1) – входная характеристика элемента, характеризующаяся входным сопротивлением логического элемента. Сопротивлениеразлично при подаче низкого и высокого уровней сигнала обычно при высоком уровне сигналабольше.
2) – нагрузочная (выходная) характеристика (см.рис. 4.11). Её угол наклона определяется выходным сопротивлением ЛЭ.
Рис.4.11 Нагрузочная характеристика ЛЭ
3) – переходная характеристика, или амплитудная передаточная характеристика ЛЭ. Амплитудная передаточная характеристика инвертирующего ПЛЭ ТТЛ-типа с положительной логикой приведена на рис. 4.12, а неинвертирующего ПЛЭ на рис. 4.13.
Рис.4.12 Амплитудная передаточная характеристика инвертирующего ПЛЭ ТТЛ-типа с положительной логикой
Рис.4.13 Амплитудная передаточная характеристика неинвертирующего ПЛЭ ТТЛ-типа с положительной логикой
Логическая «1» соответствует уровням от до.
Логический «0» соответствует уровням от до.
Участок АВ –соответствует зоне отсечки ключа, CD – насыщению, ВС –переходная область (активный режим, ). Чем круче участок ВС, тем выше качество ЛЭ.
Пороговый уровень нуля на входе характеризует максимально возможный входной сигнал (), а пороговый уровень «1» -характеризует минимальный входной сигнал ().
Рис.4.14 Помехоустойчивость ЛЭ
Помехоустойчивость ЛЭ при передаче «0» на входе определяется выражением с учётом наихудшего случая:, где- максимальный уровень «0» элементов данной серии.
Помехоустойчивость ЛЭ при передаче «1» определяется аналогично: (см. рис.4.14).
Помехоустойчивость ЛЭ определяет максимально возможное значение аддитивной помехи на входе ЛЭ, которое не приводит к переключению элемента в другое состояние (или неопределённое). Помехоустойчивости иразличны, имеют значения порядка от долей до 1В для ТТЛ ЛЭ.
Повышение запаса помехоустойчивости достигается увеличением транзисторов. Чем больше значение() транзисторов, тем выше крутизна характеристики. Точки располагаютсяD-левее, C-правее, отсюда больший запас помехоустойчивости при передаче «0», и аналогично при передаче «1».
Быстродействие ЛЭ серий ИС ТТЛ в основном определяется инерционными свойствами применяемых биполярных транзисторов и нагрузки. Инерционность, обусловленная параметрами нагрузки зависит от конкретной схемы и конструктивного выполнения логического устройства. Инерционность, связанная с собственно частотными свойствами ЛЭ, может быть уменьшена изменением схемотехники и режимов работы самого элемента. Основными причинами инерционности транзисторных ключей на биполярных транзисторах являются перезаряд его коллекторной ёмкости и время рассасывания. Эти параметры определяются как технологией изготовления транзисторов, так и режимами их работы в ключевой схеме. В частности, уменьшение длительностей переключения, обусловленных перезарядом коллекторной ёмкости при её неизменном значении, можно добиться уменьшением сопротивления коллекторной нагрузки.
Применяемые отечественные серии ПЛЭ:
К155, К154 – базовыми элементами являются биполярные транзисторы;
К156 – полевые транзисторы;
Пример: К155ЛБ1
К155 – серия ЛЭ;
Л – наименование логических элементов;
Б – характер группы данного класса;
И – серия схем совпадения («И»);
Н – элемент отрицания;
С – &;1, серия схем («И»)
Р – &;&-не, серия схем «И», И-НЕ;
П – прочие элементы.
1 – номер разработки данного класса
Логические элементы бывают трёх видов:
потенциальные (гальванические) связи в элементах без конденсаторов;
импульсные – связи через конденсаторы С или через импульсные трансформаторы;
потенциально-импульсные, в которых имеет место и первый и второй вид связей.