Частина 4. Комп'ютерні системи Лекція 19. Еволюція комп'ютерних архітектур 2-4 поколінь
19.1. Пеом на базі i286
Система з’явилась у 1984р. та мала наступні особливості:
контролер клавіатури 8042 - новий стандарт AT;
застосований набір системної логіки – Chipset;
батарейна пам'ять CMOS;
годинники реального часу з календарем до кінця 1999р.;
16-розрядні шини даних;
використаний центральний процесор 80286 та співпроцесор 80287:
- технічний процес - 1500нм, 134 тис. транзисторів n-МОН;
- 16-розрядні ядро та інтерфейс;
- 24-розрядна адресація пам'яті (16МБ);
- тактова частота від 6МГц до 20МГц;
- 6-байтна черга команд;
- захищений режим;
- приблизно в 10 разів швидше PC/XT.
Функціональна схема представлена на рис.19.1.
Рис. 19.1. Структура системи i286
Саме із систем на базі i80286 почалося масове програмування та використання ПЭВМ стандарту PC.
19.2. Пеом на базі i386
Перша 32-розрядна система з'явилася в 1985р.
Функціональна схема представлена на рис.19.2. Ключові особливості системи на базі 80386:
частота системної шини підвищена до 33-40МГц із пропускною здатністю до 60МБ/с;
на системній платі розміщена кеш-пам'ять до 256кБ із контролером;
ОЗП у вигляді SIP-Модулів із часом доступу 60-100нс та з 2-3 тактами очікування працює на системній шині;
використаний 32-розрядний процесор 80386 та співпроцесор 80387:
- технічний процес - 1500нм, 275 тис. транзисторів, працює на частоті системної шини SB 16-40МГц;
- забезпечує адресацію до 4ГБ фізичної та до 64ТБ віртуальної пам'яті;
- поліпшений захищений режим;
- віртуальний режим;
- приблизно в 30 разів швидше PC/XT.
Рис. 19.2. Структура системи i386
19.3. Пеом на базі процесора i486
Система представлена в 1989р. Функціональна схема системи представлена на рис.19.3.
Головні особливості системи на базі процесора 80486:
запропонована шина EISA для серверів;
запропонована альтернатива EISA: шина MCA в якості розширення ISA;
відео-шина VESA 40МГц (1992р.);
нові модулі пам'яті FPM DRAM;
використане нове покоління процесорів 80486:
- технічний процес 1000-600нм, 1.2-1.6 млн. транзисторів, частота ядра до 150МГц;
- уведений коефіцієнт множення х2 та х3 ядра;
- уведена в ядро кеш-пам'ять першого рівня L1 8кБ Гарвардської архітектури (кеш L2 розміщався на системній платі);
- застосований 5-стадійний конвеєр (рис.19.4);
- співпроцесор розміщений на кристалі;
- уведені пакетні цикли (burst) шини даних, що дозволяють передавати чергове слово в кожному такті шини (а не через такт);
- уведені додаткові буфери та регістри;
- збільшена черга команд до 16 байт;
- уведений розширений набір команд для мультимедійних додатків;
- приблизно в 100 разів швидше CPU 8088.
Рис. 19.3. Структура системи i486
Рис. 19.4. Робота конвеєра і486
Контрольні питання
1. Яка структура комп'ютерної системи на базі i286?
2. Чому процесор i386 називають революційним?
3. Яка структура ПЕОМ на базі i386?
4. Як функціонує конвеєр в CPU i486?
5. Назвіть особливості системи на основі CPU i486.