16.2. Шина pci

PCI (Peripheral Component Interconnect) - локальна шина з'єднання периферійних компонентів. Працює під керуванням центрального процесора, здатна до автоконфігурування (Plug & Play) та самостійного (локального) пересилання даних між заданими пристроями.

При частоті шини 33МГц і розрядності 32біт теоретична максимальна швидкість досягає 132МБайт/с. Слоти PCI із кроком 0,05дюйма мають два ряди по 62 контакти в 32-бітному варіанті та 2х94 - в 64-бітному.

Контакти мають наступне призначення:

AD[31:0] - Address/Data – мультиплексована шина адресу/даних;

С/ВЕ[3:0]# - Command/Byte Enable – команда/дозвіл звертання до байтів;

CLK - Clock – тактова частота шини;

RST# - Reset – скидання всіх регістрів у початковий стан;

PAR - Parity – загальний біт паритету для ліній AD[31:0] та С/ВЕ[3:0];

PERR# - ParityError – сигнал про помилку паритету;

REQ[3:0]# - Request – запит від PCI-майстра на захват шини (для слотів 3:0);

GNT[3:0]# - Grant – надання майстрові керування шиною;

INTRA#, INTRB#, INTRC#, INTRD# - Interrupt А, В, З, D – лінії запитів на переривання;

FRAME# - Кадр. Введенням сигналу відзначається початок транзакції (фаза адресу);

DEVSEL# - Device Select – пристрій обраний;

IRDY# - Initiator Ready – готовність ініціатора до обміну даними;

TRDY# - Target Ready – готовність цільового пристрою до обміну даними;

STOP# - запит цільового пристрою до ініціатора на зупинку поточної транзакції;

LOCK# - використовується для установки, обслуговування та звільнення захвата ресурсу на PCI;

IDSEL# - Initialization Device Select — вибір пристрою в циклах конфігураційного зчитування та запису;

REQ64# - Request 64 bit – запит на 64-бітний обмін;

АСК64# - підтвердження 64-бітного обміну;

SERR - System Error – системна помилка, активізується будь-яким пристроєм PCI та викликає NMI;

M66EN - 66MHz_Enable – дозвіл частоти синхронізації до 66МГц;

SDONE - Snoop Done – сигнал закінчення циклу спостереження для поточною транзакцією;

TCK - Test Clock – синхронізація тестового інтерфейсу JTAG;

TDI - Test Data Input – вхідні дані тестового інтерфейсу JTAG;

TDO - Test Data Output – вихідні дані тестового інтерфейсу JTAG;

TMS - Test Mode Select – вибір режиму для тестового інтерфейсу JTAG;

TRST - Test Logic Reset – скидання тестової логіки.

Шина є синхронної - фіксація всіх сигналів виконується по позитивному перепаду (фронту) сигналу CLK.

Шина PCI всі транзакції трактує як пакетні згідно рис.16.1.

Рис. 16.1. Цикл обміну на шині PCI

На одній шині PCI може бути не більше чотирьох пристроїв (слотів). Для підключення шини PCI до інших шин застосовуються спеціальні апаратні засоби - мости шини PCI (PCI Bridge). Головний міст (Host Bridge) використовується для підключення PCI до системної шини (шині процесора або процесорів).

16.3. Інтерфейс agp

Фірма Intel на базі шини PCI 2.1 розробила стандарт підключення графічних адаптерів - AGP (Accelerated Graphic Port - прискорений графічний порт). Цей порт являє собою 32-розрядну шину з тактовою частотою 66МГц. Роз’єм містить два ряди по 33 контакти.

«Прискореність» порту забезпечується наступними трьома факторами:

 конвеєризація операцій звертання до пам'яті;

 множник передачі даних х1, х2, х4, х8;

 демультиплексуваняе шин адресу та даних.

Максимальна пропускна здатність шини - 4Байти*66МГц*8=2ГБ/с.

Конвеєризацію звертань до пам'яті ілюструє рис.16.2, де порівнюються звертання до пам'яті PCI та AGP.

Рис. 16.2. Цикли звертання до пам'яті PCI та AGP

При неконвеєрних звертаннях PCI під час реакції пам'яті на запит шина простоює. Конвеєрний доступ AGP дозволяє в цей час передавати наступні запити, а потім одержати щільний потік відповідей (самих переданих даних).

Специфікація AGP передбачає можливість постановки в чергу до 256 запитів, але при конфігуруванні Plug &Play уточнюються реальні можливості конкретної системи. AGP підтримує дві пари черг для операцій запису та читання пам'яті з високим та низьким пріоритетом.

Порт AGP може працювати як у своєму «природному» режимі з конвеєризацією та парними передачами, як в режимі шини PCI.

Порт дозволяє працювати у двох режимах - режимі DMA та режимі виконання (Executive Mode). У режимі DMA акселератор при обчисленнях розглядає свій локальний буфер як первинну пам'ять, а коли її обсягу недостатньо, підкачує дані з основної пам'яті, використовуючи швидкий канал AGP. При цьому для трафіка порту характерні тривалі послідовні (блокові) передачі. У режимі виконання локальний буфер та основна пам'ять для акселератора рівнозначні та розташовуються в єдиному адресному просторі. Такий режим роботи акселератора з пам'яттю називається DIME (Direct Memory Execute).