12.2. Структура сучасного процесора
На рис.12.2 дана структура сучасного процесора. Процесор містить наступні блоки:
1) Декодер команд CISC - RISC -Instrution Decoder.
2) Блок пророкування переходів та таблиця переходів - Prediction Table.
3) Блок розподілу інструкцій - Instrution Control (72-entry).
4) Регістри зберігання декодованих команд TLB (Translation Lookaside Buffer, буфер швидкого перетворення адреси).
5) Конвеєри із плаваючою крапкою FPU (MMX, SSE, 3Dnow!)
6) Регістри та блок їхнього швидкого перейменування - Stack Rename.
7) Конвеєр цілочисельних обчислень - Integer.
8) Блок вивантаження-завантаження даних - Load/Store.
9) L1 Tag - кеш 1-го рівня для зберігання інструкцій.
10) L1 Data - кеш 1-го рівня для зберігання даних.
11) L2 - кеш 2-го рівня.
12) Інтерфейс 64 біта - Interface.
Рис. 12.2. Структура сучасного процесора
У процесорі використовуються наступні технології:
1) Risk-Ядро. Для збільшення швидкодії в CPU CISC-Команди декодуються в RISC-подібні команди.
2) Конвеєр. Команда ділиться на стадії. Кожна стадія виконується окремим блоком. Блоки з'єднані в ланцюжок - конвеєр. Закономірність така: чим більше стадій конвеєра, тим простіше блоки та вище тактова частота. Однак велика кількість команд виконується одночасно і виникає проблема правильних переходів. Проблема вирішується пророкуванням переходів та вирішенням паралельного завдання під час перезавантаження конвеєра (Hyper Threading).
3) Суперскалярність – здатність виконувати багато команд одночасно.
4) Система пророкування переходів: статичне (визначене), динамічне (на основі отриманої раніше статистики переходів) та пророкування по припущенню – виконуються відразу кілька розгалужень.
5) Віртуальні регістри. Замість переміщення даних у регістрах міняються їхні імена.
6) Кеш-пам'ять. Зберігає проміжні обчислення та поточні команди.
7) MMX (Multi Media Extention – мультимедійне розширення).
8) Hyper Threading (многопотоковість). Застосовується в процесорах Pentium IV для кращого завантаження ядра при перезавантаженні конвеєра після помилки пророкування переходу.
9) SIMD – одна інструкція – багато даних. Технологія 3Dnow! використовується в процесорах AMD K6 та вище. SSE (Streaming SIMD Extensions), SSE2, SSE3 - прискорена обробка багатомірних масивів - використовується в процесорах Pentium та Athlon.
Процесор пов'язаний із зовнішнім світом через шинний інтерфейс із тактовою частотою FSB= 100-800МГц та розрядністю 64 біт. Ядро працює на частоті K*FSB, де K - коефіцієнт множення.
Існує оптимальне значення Kopt (Kopt=10...12 для процесорів Athlon XP) залежно від типу розв'язуваного завдання (потокові обчислення, наукові розрахунки), при якому система має максимальну швидкодію. Швидкодія також зростає при збільшенні обсягу кеш-пам'яті, та, мабуть, при зростанні FSB та розрядності.
Технології енергозбереження
DBS - технологія в Pentium 4 відключення компонентів на вимогу ( Enhanced Intel SpeedStep - Demand-Based Switching).
Cool'n Quiet - в Athlon64 зниження тактової частоти при зниженні навантаження на процесор.
C1E - поліпшений режим стану простою C1E (Enhanced Halt Mode).
ODCM - модуляція тактової частоти.
TM - Thermal Monitor.
TM1 - режим автоматичного захисту від перегріву.
TM2 - Thermal Monitor 2. Є заміною TM1 та у випадку сильного перегріву процесора знижує напруга живлення ядра та знижує множник частоти.