![](/user_photo/_userpic.png)
книги из ГПНТБ / Шляпоберский В.И. Основы техники передачи дискретных сообщений
.pdf![](/html/65386/283/html_3wMOvQNb43.afXl/htmlconvd-kLZKct81x1.jpg)
зистора Т2, и схема перейдет в состояние логического ну
ля (L/H S^0,4 В ) .
Наличие в схеме дополнительных транзисторов Т 2 и Т3 улучшает ряд ее характеристик. Так, предварительное усиление тока базы транзистора Tik транзистором Tz обес печивает достаточно высокую нагрузочную способность (Л/=.10). Сравнительно высокое быстродействие схемы обеспечивается рассасыванием избыточного заряда в ба зе транзистора Г 2 через транзистор Tit имеющий в режи ме насыщения малое сопротивление; прохождение эмит-
терного тока |
транзистора |
Т3 |
через |
коллектор—базу |
||
транзистора Г 4 уменьшает время |
рассасывания избыточ |
|||||
ного заряда в базе транзистора |
Г 4 при выключении схе |
|||||
мы. .Каскадный выход схемы позволяет |
работать на ем |
|||||
костную нагрузку, так как |
переразряд |
эквивалентного |
||||
конденсатора |
происходит |
через |
малое |
сопротивление |
||
(разряд — через насыщенный транзистор |
а заряд — |
|||||
через транзистор Т3 и резистор |
& 100 Ом) . |
|
||||
По своим временным характеристикам схема ТТЛ об |
||||||
ладает примерно вдвое большим |
быстродействием, чем |
|||||
схема |
Д Т Л . Однако эти временные параметры обуслов |
|||||
лены |
не логической структурой |
схем, а |
их |
конкретным |
выполнением. Например, известны промышленные образ цы высокоскоростных интегральных схем Д Т Л (t3cpm ж 10 не) как гибридных, так и монолитных. Рассмотрен ные схемы базовых элементов ДТ Л и ТТЛ имеют одина ковые значения параметров Un и UB, а следовательно, допускают совместную работу.
Помимо базового элемента с четырьмя входами, в си стемах ТТЛ применяются базовые элементы с двумя, тре мя и восьмью входами (рис. 2.33). В зависимости от чис ла входов базового элемента в одном монокристалле ин тегрируются: или четыре двухвходовые схемы, или три трехвходовые схемы, или две четырехвходовые схемы, или одна восьмивходовая схема. Такое многообразие схем базовых элементов значительно расширяет возмож ности их применения, так как позволяет более экономич но строить различные переключающие устройства.
В зависимости от вида корпуса, в котором распола гается монокристалл, интегральные твердые схемы типа
Д Т Л и ТТЛ имеют различные рабочие |
температурные |
диапазоны: — 60-Н +125°С; —50-Ь + 85°С; |
— 10Ч- + 70°С. |
Так, интегральные твердые схемы ТТЛ, выпускаемые в пластмассовом корпусе (рис. 2 . 34с), рассчитаны на ра-
8 1
![](/html/65386/283/html_3wMOvQNb43.afXl/htmlconvd-kLZKct83x1.jpg)
|
Б а з о в ы й э л е м е н т т р а н з и с т о р н о й л о г и |
|
ки |
п е р е к л ю ч а т е л я т о к о в ( Т Л П Т ) . |
Остановимся |
кратко на принципе работы транзисторного |
переключате |
|
ля |
тока (рис. 2.35а). |
|
Рис. 2.35. Транзисторный переключатель тока |
|
||
В этой схеме ток от генератора |
постоянного |
тока /о, |
|
включенного в эмиттерную |
цепь |
транзисторов Т± и Г2 , |
|
будет протекать через транзистор |
7* или Т2 в зависимо |
||
сти от величины и полярности управляющего |
напряже |
||
ния UDX. При отрицательной |
полярности управляющего |
напряжения будет отпираться транзистор 7^ и запирать ся Т% при положительной — наоборот.
Предположим, что на вход |
схемы |
подано |
отрица |
|||
тельное |
напряжение, |
равное: |
UBX |
=—АС^С^вх=^бэ1— |
||
— £/бэ2=-Д£/). Тогда, |
.принимая, |
что транзистор |
Тг запи |
|||
рается |
при £ / б Э 2 ~ 0 , |
£/бЭ1 = — A U . |
Напряжение AU |
по ве |
||
личине |
выбирается |
таким, чтобы германиевый |
транзит |
тор 7\ был открыт для прохождения через него тока /о-
Если теперь изменить полярность входного сигнала UBX=+&U, то при icv'cai^O, Ufoo = —Ас/ В ток IQ будет проходить 'через транзистор Г2 . На практике для более на дежного запирания транзисторов величину перепада вы-
83
|
|
|
1 |
) . |
|
D |
|
транзистор |
7\ |
|
бирают равной 2 Д £ / |
При £/ x = — 2 A U |
|||||||||
будет открыт |
напряжением |
с/б31 = — A U |
|
(эта |
величина |
|||||
определяется |
значением |
тока /о), а транзистор |
Т2 заперт |
|||||||
(Ute2=+AU); |
|
при £ / в х = + 2 Д 1 / 7\ заперт |
(U63i^AUv), |
а |
||||||
7 2 О Т К р Ы Т |
(0сэ2 = |
— A l J n |
) . |
|
|
|
|
|
||
При переключении тока на коллекторах транзисторов |
||||||||||
создаются |
перепады |
|
напряжения |
|
итВых~Ек—(Ек— |
|||||
—algRiO, |
определяемые |
в основном падением напряже |
||||||||
ния тока /0 на RK |
UmDblxmI0RK |
( а « 1 ) |
(рис. 2.356"). |
|
||||||
Так как в |
схеме рис. 2.35а величина |
тока, |
протекаю |
щего через открытый транзистор определяется генерато
ром тока /0 и практически |
выбирается порядка |
5—10 |
мА, |
|||
а величина выходного |
сигнала |
и т в ы х ж I 0 |
R K должна |
со |
||
ставлять примерно 1,2 |
В |
(при |
\AU \ =0,3 В ) , то в реаль |
|||
ных схемах величина RK составляет( 1204-250 О м ) . При |
||||||
таких параметрах схемы, |
если |
учесть, |
что Ек |
должно |
||
быть больше Umnx+Umoux |
и составляет |
(Зч-б |
В ) , откры |
тый транзистор работает не в насыщенном, а в линейном (активном) режиме. Благодаря этому выключение тран зистора не связано с рассасыванием избыточного заряда неосновных носителей в базе, вследствие чего быстродей ствие такого ключа более высокое, чем всех других тран зисторных ключей.
В качестве генератора тока /о может использоваться источник напряжения E3j величина которого во много раз превышает величину входного сигнала, подключае
мый к схеме через сопротивление R3~^>RK. |
При соблюде |
||
нии данных условий величина тока /0 определяется |
толь |
||
ко значениями Еэ |
и R3 и не зависит от параметров схемы. |
||
Например, при |
Е3=30 В; R3 = o кОм; |
UBX—±Q,6 |
iB; |
£/бэ=1±0,3 .В / 0 « 6 ч•мА, так как /0 =
Если параллельно транзистору 7\ (рис. 2.35в) под ключить еще несколько транзисторов, например Т\ и Т'[ (рис. 2.36), то получим схему универсального логическо го элемента, реализующего переключательную функцию И Л И — Н Е для отрицательных сигналов ( И — Н Е для по ложительных). При этом на выходе У\ получим значение
переключательной функции Yi = Xl + X2+X3, |
а |
на |
выходе |
|
У2— |
ее инверсное значение Y2 = Xi + Х2 + Хз- |
|
|
|
') |
Для большинства германиевых транзисторов |
при |
/ 0 |
« 1 0 мА |
Л £ / « 0 , 3 В.
84
Однако схема логического элемента на переключате ле тока (рис. 2.36) не может быть использована для по строения переключательных цепей, так как не допускает последовательного соединения элементов. Это обусловле но тем, что для управления схемой входные сигналы Xi\
Рис. |
2.36. |
Схема |
логического |
элемента |
И Л И — Н Е |
на переключателе |
тока |
||
•Л2; Х3 должны |
принимать |
значения |
— 2 A U ъ -\-2AU, т. е. |
быть знакопеременными, а снимаемый с коллекторов вы ходной сигнал, хотя и равен по величине AAU, но явля ется однополярным (см. рис. 2.356").
Одним из способов согласования выходных и входных сигналов при каскадном соединении переключателей то ка является использование эмиттерпых пввторителей. Принципиальная схема такого логического элемента на
Рис. |
2.37. Практическая схема элемента И Л И — Н Е |
на |
переключателе тока |
кремниевых транзисторах представлена на рис. 2.37. Па раметры схемы выбраны таким образом, чтобы при по ступлении на всетри входа сигналов логического нуля
85
(низкого уровня) ток То проходил через открытый тран зистор Тг, т. е. Ее—/<>/?«-Ь£/б2. Если на один из входов поступит сигнал высокого уровня, соответствующий логи
ческой единице (равный +UBX), |
то |
транзистор откры |
вается, так как разность С/вх—1'0 R |
будет положительна |
|
и достаточна для отпирания и |
прохождения через него |
тока 1'0 . Транзистор Т2 будет заперт небольшим отрица тельным напряжением, так как Е5—I'Q R<.0. При этом величина £б имеет среднее значение между уровнями напряжения логического нуля и логической единицы.
Эмиттерные повторители, с которых снимаются вы ходные сигналы, кроме высокого нагрузочного коэффици ента, обладают формирующими свойствами и смещают уровень выходного сигнала на величину напряжения ба за—эмиттер, чем обеспечивается условие равенства уров ней входных и выходных сигналов. Транзисторы Т3 и Г 4 эмиттерных повторителей также работают в ненасыщен ном режиме, так как напряжения на их базах всегда бо лее отрицательны, чем на коллекторах, и, следовательно, коллекторно-базовый переход не оказывается смещенным в прямом направлении.
Основными преимуществами логических элементов на переключателях тока являются высокое быстродействие и более широкие логические возможности за счет получе ния прямого и инвертированного значений выходного сигнала.
К 'недостаткам схемы относятся незначительная вели чина размаха логического сигнала, что обусловливает малую абсолютную величину помехозащищенности (^52м~0>2 В ) , и большая потребляемая мощность. Од нако, несмотря на эти недостатки, логические элементы
Рис. 2.38. Базовый элемент интегральной твердой схемы на переключателе тока (ТЛПТ)
8(5
на переключателях тока в интегральном исполнении на ходят все большее применение.
На рис. 2.38 представлена схема базового элемента интегральной твердой схемы на переключателе тока. По добные базовые элементы являются основой систем тран
зисторной |
логики переключателей тока |
( Т Л П Т ) . |
Основ |
|||||
ные характеристики |
схемы: £ к = £ б = б В ; |
— ^ |
= 6 |
не; |
||||
выходное напряжение в состоянии 1 UBblx |
= —0,95-f-0,7B; |
|||||||
выходное |
напряжение |
в |
состоянии |
О |
£ / Е Х = — 1,45-f- |
|||
-.—'1,9 В; входной ток при логической 1 на входе — Г в х |
= |
|||||||
— 0,16 ма; |
входной |
ток |
при логическом |
0 на |
входе |
|||
— / ° х ^ 5 мкА, |
=0,2 |
В; |
М = 3; i W < 1 5 ; |
потребляемый |
||||
Т О К / п о т р = |
13 мА. |
|
|
|
|
|
|
|
§ 2.7. ПОСТРОЕНИЕ ПРОСТЕЙШИХ ЛОГИЧЕСКИ Х З А П О М И Н А Ю Щ И Х УСТРОЙСТВ Н А У Н И В Е Р С А Л Ь Н Ы Х Э Л Е М Е Н Т А Х
Простейшим логическим устройством, способным хра нить одну двоичную единицу «нфор'мации, является триггер.
Триггером называется переключающее устройство, имеющее два электрически устойчивых состояния равно весия и способное скачкообразно переходить из одного состояния в другое всякий раз, когда воздействующий на его вход сигнал переходит через некоторые^фиксированные пороговые уровни е4 и е2. Зависимость выходного на пряжения ивых триггера от входного управляющего на пряжения е имеет форму гнете резне ной шетли (рис. 2.39).
it
Рис. 2.39. Выходная характеристика триггера
87
Нижняя А'—А и верхняя |
В' — В ветви характеристики |
^ в ы х = / ( е ) соответствуют |
двум устойчивым состояниям |
равновесия триггера, которые условно будем обозначать О и 1. Точки ei и е2 — пороговые значения управляющего напряжения.
Предположим, что к моменту появления входного на пряжения триггер находился в состоянии 0 (рис. 2.39). До тех пор, пока значение входного напряжения е оста ется меньше некоторой пороговой величины в\, состояние триггера не меняется. При е ^ е , триггер скачкообразно перейдет в состояние 1. Дальнейшее увеличение входно го напряжения или прекращение его действия не изменит состояния триггера. Обратное срабатывание триггера, т. е. переход в состояние 0, произойдет только в том слу чае, если входной сигнал противоположной полярности достигнет пороговой величины <?2- Управляющее напря жение .может иметь форму непрерывно изменяющегося напряжения или форму импульсов.
Характеристики вида рис. 2.39, необходимые для соз дания триггера, могут быть получены при помощи раз личных приборов. Однако наибольшее распространение получили триггеры, основанные на использовании двух транзисторных усилителей, замкнутых в петлю положи тельной обратной связи с коэффициентом петлевого уси ления /Со>1- Такой триггер представляет собой устрой ство с двумя входами и двумя выходами; управление его
работой определяется структурой обратных связей. |
|
|
Предположим, что имеются два |
потенциальных |
уни |
версальных логических элемента |
вида И Л И — Н Е , |
и<о- |
Xj ' |
Xg |
X] |
' х% |
Рис. 2.40. Триггеры с раздельным запуском на универсальных элементах
торые соединены, как показано на рис. 2.40а. Если на пряжения, передаваемые по цепям обратной связи, рас сматривать как сигналы, то схема является триггером с
8?
раздельным запуском 1 ) . При Xi = 0; Х2 = 0 эта схема мо |
||||
жет находиться сколь угодно долго |
в одном |
из двух со |
||
стояний равновесия. |
Например, если при Xi = 0 и |
Х2=0 |
||
^1=11, то Y2 обязательно 0. Состояние !схемы |
не изманит- |
|||
ся, если сигнал Х2 примет значение |
1. При подаче сигна |
|||
ла ^ 1 = 1 произойдет |
онрочсидывание и состояние схемы |
|||
будет характеризоваться значениями |
Fi = 0; У 2 = 1 . |
|
||
Такие условия работы триггера можно выразить сле |
||||
дующими структурными формулами: Yi==XiY2 |
и Y2=X2Y\. |
|||
Аналогичным образом строится |
схема триггера |
на |
универсальных логических элементах вида И — Н Е (рис.
2.406). Особенность этой схемы состоит |
в том, что она |
|||||
управляется |
сигналами логического нуля и в |
состоянии |
||||
равновесия |
хотя |
бы один из управляющих сигналов: Х% |
||||
или Х2 |
— должен |
быть равен 1. Пусть при Xi~l |
и Х2=1 |
|||
Y i = l , |
тогда |
Y2 обязательно |
равен 0, что и обеспечивает |
|||
Yi—l. |
Если |
предположить, |
что при Xt=l |
и Х%—1 У 1 =0 , |
||
тогда |
У 2 = 1 и наше предположение (Yi = 0) правильно. |
Таким образом, схема рис. 2.406 |
имеет два устойчивых |
|||
состояния и является |
триггером. |
Для |
опрокидывания |
|
схемы, находящейся |
в состоянии |
Yi = l , Y2 = 0, |
необходи |
|
мо подать управляющий сигнал |
^ 2 = 0. |
Под |
действием |
|
этого сигнала Y2 примет значение |
1, а Уi = 0. |
При Х2=\ |
||
состояние схемы не изменится. Обратное |
опрокидывание |
произойдет только при сигнале X i = 0. Структурные фор
мулы, |
выражающие |
работу |
триггера на элементах |
|
И—НЕ, имеют вид |
— Х\ + Y2 и Y2 = |
XX+Y\. |
||
На функциональных схемах триггер с раздельным за |
||||
пуском |
изображается, |
как показано |
на рис. 2.40s. При |
|
таком |
изображении принято |
считать, |
что при подаче на |
|
вход Xi управляющего |
импульса (потенциала) триггер |
переходит в состояние, при котором на выходе Yi будет высокий уровень напряжения (1), а на выходе У2 — низ кий (О). Такое состояние триггера условно называется «состоянием 1».
Если же управляющий сигнал действует на вход Х2, то высокий уровень напряжения будет на выходе У& а низкий — на выходе Yi. В этом случае говорят, что триг гер перешел (находится) в «состояние 0».
Особенностью работы триггеров с раздельным |
запус |
|
ком, построенных на потенциальных логических |
элемен- |
|
') Раздельным запуском |
называется управление работой тригге |
|
ра, осуществляемое по двум |
входам сигналами одной полярности. |
89