книги из ГПНТБ / Шляпоберский В.И. Основы техники передачи дискретных сообщений

Число выходных сигналов рассмотренного распределите­

ловлено тем, что выходной импульс появляется в момент действия ТИу и ТИ3.

Описанный способ построения распределителей в ря­ де случаев позволяет получить более экономичное реше­ ние, чем другие известные способы. Так, например, для построения распределителей на 50 выходов рассмотрен­ ным способом при использовании набора интегральных

Рассмотрим пример использования распределителя в- передающей части устройства, обеспечивающего переда­ чу /г-разрядной кодовой комбинации, зарегистрирован­ ной элементами накопителя (наборного устройства). Принцип работы такого передающего устройства состоит в том, что каждый элемент накопителя «опрашивается» соответствующим сигналом с распределителя: первый элемент — сигналом с первого выхода, второй — со вто-

Передобаемая кодобая комбинация

1 ,2 J

Рис. 3.30. Структурная схема передающего устройства

рого и т. д. (рис. 3.30). Выходы всех элементов накопи­ теля подаются на выходное устройство, которое и пере­ дает в канал связи последовательно сигналы (импуль-

1 4 0

сы), соответствующие элементам кодовой комбинации. После опроса последнего элемента на накопитель пода­ ется та кодовая комбинация, которая в течение следую­ щего цикла работы распределителя будет передана в ка­ нал связи. Схема опроса элементов накопителя и их связь с выходным устройством определяются в основном типом используемых двоичных элементов.

В качестве элементов накопителей используются раз­ личные запоминающие элементы: триггеры, магнитные сердечники с ППГ и др. На рис. 3.31 показана схема

на триггерах. Предположим, что на элементах накопите­ ля зафиксирована комбинация 10011. Тогда в момент t\ (рис. 3.32) импульсом с первого выхода распределителя откроется схема Ил и выходной триггер перейдет в со­ стояние 1 (см. рис. 3.32). При поступлении импульса со второго выхода распределителя (t2) откроется схема И'2 и выходной триггер перейдет в состояние 0. Импульс с третьего выхода распределителя, воздействуя на схему

141

«.Уст. 0» в момент t'5 ) и подается новая комбинация для передачи в канал связи за следующий цикл работы рас­ пределителя.

§ 3.4. Д Е Ш И Ф Р А Т О Р Ы

формации. На рис. 3.33а показана схема дешифратора с

142

обнаруживаются по появлению выходных сигналов на соответствующих шинах.

Увеличение числа входов приводит к усложнению де­ шифратора, так как возрастает число возможных вход­ ных комбинаций и соответственно число выходов. На­ пример, дешифратор с параллельным вводом информа­

мающих значение 1 при входных переменных, равных 0. Дополненные инверторами схемы И образуют как бы четыре логических элемента, дешифрирующих каждую входную комбинацию в отдельности. Следовательно, пол­

входных сигналов. При наличии входных сигналов в пря­ мом и инвертированном видах схема ЛС* представляет собой схему И на п входов, на которую входные сигна­ лы, принимающие значение 1, подаются в прямом коде, а принимающие значение 0 — в инвертированном. Схема построенного таким образом дешифратора на три входа представлена на рис. 3.34. Дешифраторы на п входов и

Если использовать только двухвходовые схемы И, то дешифратор на 3 входа будет содержать две ступени

143

дешифрации (рис. 35а). Увеличение числа входов по­ требует увеличения количества ступеней.

do У, Иг Я3 % Hi ds У,

-х,

3

Рис. 3.34. Одноступенчатый дешифратор трех­ элементного кода

Если на первой ступени на схемы И подаются толь­ ко два первых разряда кода, на второй ступени к ним

щая ступень содержит большее число схем И. Рассматри­ вая схему И как ключ на два входа, схему пирамидаль­ ного ДШ можно изобразить так, как показано на рис. 3.356. Такое начертание схемы более наглядно иллю­ стрирует пирамидальный характер ее построения.

Если в многовходовом дешифраторе входные сигналы разбить на группы и подать на несколько отдельных де­ шифраторов, а выходные сигналы этих дешифраторов подать на схемы И объединяющих ступеней, то получим ступенчатые дешифраторы. При этом в качестве ДШ первой ступени целесообразно использовать ДШ с мини­ мальным числом входов (2 или 3). Для построения сту­ пенчатых дешифраторов требуется меньшее число эле­ ментов. Это преимущество в наибольшей степени прояв­ ляется по мере увеличения числа входных сигналов. Так,

четыре дешифратора, каждый на два входа. Ступень объединения состоит из двух групп двухвходовых схем И, каждая из которых объединяет четыре входных сиг­ нала. Последняя ступень объединяет восемь входных сигналов (рис. 3.36а). Для построения такого ДШ по­ требуется 16 + 32 + 256 = 304 двухвходовых схем И. Ес-

1 4 4

ли же его строить одноступенчатым, то потребуется 256 восьмивходовых схем И (рис. 3.366). На рис. 3.37 приведена часть схемы такого дешифратора, на которой

Х,Х?Х3 X,XfX3 Х,ЩХ3 X,X2X3 X,X?X3 X,X,X3 X,XfC3 x,x2x3

Рис. 3.35. Двухступенчатый дешифратор (пирами­ дальный) трехэлементного кода

показаны два входных дешифратора на два входа каж­ дый и объединяющая их ступень схем И.

Выбор схемы построения дешифратора зависит от того, на каких элементах она реализуется. Для построе-

145

ные сигналы на дешифратор удобнее всего подавать с накопителя, построенного на статических триггерах. При этом единичный выход триггера подается на шину X,-, а нулевой — на шину X,-.

Напряжение Ei, примерно равное напряжению пита­ ния триггеров накопителя £ ю появится на одной из вер­ тикальных шин дешифратора только в том случае, если на все подключенные к соответствующей шине диоды подается напряжение Ек с триггеров накопителя. При подаче на один из диодов напряжения Е0, равного оста­ точному напряжению на коллекторе открытого транзи­ стора, выходное напряжение определяется падением на­ пряжения на открытых диодах iUn. Величина Un харак­ теризует напряжение помехи матричного дешифратора. Значение Un будет максимальным, когда на один из под-

146

Па XjX. Л»,

3 W „

-h

Рис. 3.37. Часть трехступенчатого дешиф­ ратора восьмиэлементного кода

: 7 7 7 7

Рис. 3.38. Диодный матричный дешифра­ тор четырехэлементного кода

147

Рис. 3.39. Диодный пирамидальный дешифратор четырехэлементного кода

шифратора. Число диодов входных матричных дешиф­

тые дешифраторы самые экономичные. Например, даже

В тех случаях, когда накопление элементов прини­ маемых комбинаций осуществляется на электромагнит­ ных реле, дешифраторы чаще всего строятся пирами­ дальными. Схема релейного дешифратора трехэлемент­ ного кода представлена на рис. 3.41. Принятая с канала кодовая комбинация, преобразованная в токовые и бес­ токовые импульсы, подается на наборные реле Р\—Ра. Напряжение +Е появляется всегда только иа одном определенном выходе дешифратора. Релейные дешифра­ торы обычно используются при небольшом числе элемен­ тов в кодовых комбинациях низкоскоростных систем, со­ держащих и другие релейные узлы.

149