Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

книги из ГПНТБ / Шляпоберский В.И. Основы техники передачи дискретных сообщений

.pdf
Скачиваний:
10
Добавлен:
27.10.2023
Размер:
19.24 Mб
Скачать

зисторный

элемент (рис. 2.256) представляет

собой со­

вокупность резистивно-диодного модуля и

транзистора,

устанавливаемых

на

плату независимо.

 

Логической

структурой систем элементов на дискретных

компонен­

тах, как

правило,

является

днодно-транзисториая

логика.

 

 

 

 

 

 

С и с т е м ы

м и к р о м о д у л ь н ы х

э л е м е н т о в

[60]. Эти системы

характеризуются

тем, что

компоненты

(транзисторы, диоды, резисторы и т. п.), идущие для их построения, не могут использоваться автономно и изго­ товляются специально для применения в микромодуль­ ных элементах. Эти изделия имеют одинаковые конструк­ цию и технологию изготовления и не имеют климатичес­ кой и механической защиты. Последняя осуществляется при изготовлении мпкромодуля в целом.

Конструктивной основой микромодульных элементов является керамическая пластина размером 10X10 мм, на которой располагаются входящие в микромодуль ком­ поненты. Обычно на одной пластине располагаются ком­ поненты одного вида, соединения между которыми и с выходными контактными площадками осуществляются печатным монтажом. Микромодульный элемент образу­ ется соединением между собой определенных унифици­ рованных пластин. При этом они конструктивно образуют многоэтажное «здание» в форме параллелепипеда («эта­ жерки»), в котором соединительные шины являются од­ новременно и выводами мпкромодуля. После заливки компаундом, обеспечивающим климатическую и механи­ ческую защиту компонента, микромодуль помещается в кожух. Так как конструкция пластин унифицирована, то

один модуль от другого отличается

только числом

ис­

пользуемых пластин, т. е. высотой. Наименьшая

высота

микромодуля — 1 6 мм, наибольшая —

48 мм.

 

 

С и с т е м ы и н т е г р а л ь н ы х

э

л е м е н т о в

[2,

3].

Такие системы характеризуются тем, что все компонен­ ты, составляющие элемент (транзисторы, диоды, резис­ торы), изготавливаются по единой технологии в общем технологическом процессе, по завершении которого обра­ зуется единый функциональный узел (элемент). При этом параметры компонента определяются спецификой того элемента (функционального узла), в котором они присутствуют. Климатическая и механическая защита осуществляется в целом на элемент.

Таким образом, система интегральных элементов от-

70

личается от рассмотренных выше систем тем, что она базируется не на использовании самостоятельных компо­ нентов, а эти компоненты конструктивно и технологичес­ ки создаются (интегрируются), образуя функциональный

у з е л 1 )

в целом. Так как параметры компонента

выбира­

ются,

исходя из назначения функционального

узла, то

понятие о транзисторах, диодах, резисторах в системах интегральных элементов полностью заменяется понятием о функциональных узлах в виде интегральных схем. Все это оказалось возможным благодаря созданию специ­ альных методов технологии.

В зависимости от способа реализации система интег­ ральных элементов включает два класса интегральных схем: монолитные (твердые) и гибридные.

Монолитные (твердые) интегральные схемы образу­ ются путем создания в исходном монолитном полупро­ водниковом материале (как правило, кремнии, реже гер­ мании) зон с различными электрическими свойствами (транзисторы, диоды, резисторы), соединяемых между собой нанесением проводящего слоя определенной кон­ фигурации.

Гибридные интегральные схемы образуются соедине­ нием отдельных микроминиатюрных компонентов, распо­ лагаемых на изолирующей подложке. При этом активные и нелинейные компоненты (транзисторы, диоды) изготав­ ливаются методами твердых схем, а пассивные компо­ ненты (резистор, конденсаторы) — нанесением на под­ ложку тонких пленок материалов с определенными элек­ трическими свойствами. Отдельные компоненты между собой соединяются проводниками с помощью термоком­ прессионной сварки или нанесением на подложку рисун­ ка, полученного металлизацией.

Прежде чем перейти к сравнительной характеристике различных систем элементов, рассмотрим кратко и не­ сколько упрощенно технологию изготовления монолитных интегральных схем. В качестве исходного материала (подложки) используется пластина из монокристалличе­ ского кремния (Si) с проводимостью р-типа. Поверх­ ность пластины шлифуется по 13-му классу точности, за­ тем покрывается защитным слоем двуокиси кремния

') Здесь под функциональным узлом понимается логический эле­ мент. Как будет показано ниже интегральный элемент может содер­ жать несколько независимых функциональных узлов.

71

а)

 

 

 

(Si0 2 )

толщиной

в

1

мкм

 

 

 

(рис.

2.26а).

 

После

этого

на

 

 

 

 

поверхности пластины

наращи­

 

 

 

 

вается

эпитаксиальный

слой

 

 

 

 

кремния п-тппа, который будет

6)

 

 

 

выполнять

роль

коллекторного

 

 

 

слоя

для

всех

транзисторов.

 

 

 

 

 

 

 

 

Для этого

кремниевую пласти­

 

 

 

 

ну, с

«которой

предварительно

 

 

 

 

удаляют защитный

слой

Si0 2 ,

 

 

 

 

помещают в печь с темпе­

 

 

 

 

ратурой 1200°С. Вдоль

поверх­

 

 

 

 

ности

пластины

направляют

 

 

 

 

пары,

содержащие Н 2 и SiCl 4 .

 

 

 

 

В результате

химической

реак­

 

 

 

 

ции (SiCl 4

+ H 2

* t H C l + Si) .

на

 

 

 

 

поверхность пластины

осажда­

 

 

 

 

ется

чистый

 

кремний. Если в

 

 

 

 

пары Н 2 и SiCU

вводить

при­

 

 

 

 

меси, то можно

 

получить слой

 

 

 

 

кремния,

в

котором

примеси

 

 

 

 

распределены

равномерно 1 ) .

 

 

 

 

 

После

нанесения эпитакси-

 

 

 

 

алыюго слоя

с

проводимостью

 

 

 

 

«-типа пластина вновь подвер­

 

 

 

 

гается

процессу

окисления

в

 

 

 

 

специальной

печи,

в результа­

 

 

 

 

те чего на поверхности

образу­

 

 

 

 

ется

тонкий

 

защитный

слон

 

 

 

 

S i 0 2 (рис.

2.266).

 

 

 

 

Рас.

2.26.

Последователь­

Различные

 

 

компоненты

твердых интегральных схем об­

ность

технологических

опе­

раций

при изготовлении

ин­

разуются

посредством

пооче­

тегральных

твердых схем

редной дифкруз'ии примесей р- и

 

 

 

 

«-типов в эпитаксиальный слой.

 

 

 

 

Для формирования

транзисто-

ров

используются

три

слоя

структуры п-р-п (или

р-п-р),

для диодов

— два слоя

или

соответствующим

образом включенный транзистор. Перед диффузией каждого вида примеси вытравливают часть поверхности защитного слоя (окно) S i 0 2 фотолитографическими ме-

') Такой процесс образования слоев с проводимостью опреде­ ленного типа называется эпитаксией.

72

тодами. Для этого слой S i 0 2 покрывается равномерно слоем материала, называемого фоторезистом, поверх ко­ торого накладывается стеклянная контактная .маска (фо­ тошаблон) определенной конфигурации. В процессе экс­ позиции и облучения ультрафиолетовым лучом происхо­ дит полимеризация слоя фоторезиста. Под действием проявителя фоторезист удаляется только с неэкспониро­

ванных

участков.

В

результате вытравливания

пла­

виковой

кислотой

непокрытых фоторезистом

участков

слоя S i 0 2 обнажаются

определенные участки

кремниевой

пластины.

 

 

 

 

Последней операцией но подготовке пластины

для

проведения диффузии является удаление фоторезиста органическим растворителем. После введения (диффу­ зии) примесей определенного вида, например акцептор­

ных, вся поверхность пластины

снова окисляется,

т. е.

покрывается

тонким слоем

S i 0 2

(рис. 2.26в).

 

 

Так

как

эпитаксиальный слой

«-типа образует

кол­

лекторы

транзисторов, то

первая

диффузия примесей

/>типа образует базы транзисторов1 ).

 

 

Аналогичным способом

осуществляется

следующий

цикл избирательной диффузии, при котором

формируют­

ся эмиттеры транзисторов. Применяемая в этом случае маска имеет меньшие окна (рис. 2.26г). Рассматривае­ мая технология, при которой формированию каждого элемента схемы предшествует вскрытие защитного слоя

SiC>2, называется

планарной.

При изготовлении резисторов обычно используют или

один слой кремния,

по которому ток протекает вдоль

границы р-я-перехода, или наносимые поверх блоя дву­ окиси кремния пленки из резистивного материала. После окончания всех процессов диффузии на поверхности пла­

стины остается защитный слой

двуокиси кремния. Кон­

тактные площадки образуются

вытравливанием окон с

помощью специальной маски.

После этого поверхность

пластины покрывается алюминиевой пленкой, которая в

вытравленных

местах электрически соединяется с крем­

нием,

образуя контактные площадки. Затем фотолито-

')

Обычно

на одной кремниевой пластине размещается не­

сколько сотен интегральных схем. Для формирования одной инте­ гральной схемы используется примерно 1 мвдг площади креммиевой пластины.

73

графическим методом алюминий удаляется со всех участ­ ков, где он <не'нужен (рис. 2.265) ' ) .

Для соединения схемы на пластине с выходными кон­ тактами элемента к контактным площадкам пластины привариваются тонкие золотые проводочки.

По своим электрическим параметрам (быстродейст­ вию, надежности, потреблению электроэнергии), а также по габаритам и стоимости системы интегральных элемен­ тов превосходят системы элементов на дискретных ком­ понентах и микромодули. Это обусловлено их малыми габаритами, короткими выводами, значительно меньшим числом паек и более широкими возможностями автома­ тизации процесса производства.

Если сравнивать гибридные и монолитные интеграль­ ные схемы, то при мелкосерийном производстве первые получаются дешевле, поскольку не требуют изготовления дорогостоящих масок. Однако при крупносерийном про­ изводстве они становятся менее выгодными из-за того, что в технологический процесс входит ручная сборка. По плотности упаковки, т. е. по числу интегрируемых эле­ ментов на единицу площади, и по надежности преиму­ щество на стороне твердых интегральных схем. Таким образом, из всех систем как логических, так и линейных элементов наиболее перспективными являются твердые интегральные схемы. Однако увеличение выпуска твер­ дых интегральных схем и снижение их стоимости тесным образом связаны с решением задачи увеличения процен­ та выхода годных структур с одной кремниевой плас­ тины.

Так как рассмотренные выше операции по изготовле­ нию интегральных схем аналогичны технологическим операциям, используемым для изготовления кремниевых транзисторов, а достигнутый к настоящему времени про­

цент выхода годных транзисторов

весьма высок (до

4 0 % ) , то при одинаковых размерах

полупроводниковой

пластинки процент выхода годных интегральных схем и их надежность будут такими же, как и для транзисторов [3]. (Доведение надежности твердых интегральных схем, содержащих 20—40 компонентов, до надежности тран­ зистора при прочих равных условиях более чем на поря­ док повышает надежность аппаратуры.)

') В целях упрощения описания процесса изготовления твердых интегральных схем была опущена операция травления, с помощью которой достигается изоляция различных компонентов друг от друга.

74

§ 2.6. К Л А С С И Ф И К А Ц И Я ,

ОСНОВНЫЕ

 

 

Х А Р А К Т Е Р И С Т И К И И Т И П Ы

 

 

 

 

И Н Т Е Г Р А Л Ь Н Ы Х

Т В Е Р Д Ы Х

СХЕМ

 

 

Наибольшее распространение

получили интегральные

твердые схемы четырех

типов:

транзисторные

логичес­

кие схемы с

'непооредственнымСВЯЗЯМИ ( Т Л Н С ) , диод-

но-транзисторные логические схемы

( Д Т Л ) ,

транзистор­

но-транзисторные логические схемы

(ТТЛ) и транзистор­

ные логические схемы на переключателях тока

(ТЛПТ) 1 ) .

Область и условия

применения

интегральной

твердой

схемы

определяются

двумя группами

параметров неза­

висимо от логической структуры построения схемы.

К

первой

группе

U^i

________

 

 

отиосятся

парамет­

 

 

 

 

 

 

 

ры,

определяющие

 

 

 

 

 

 

 

структуру

 

построе­

о

 

 

 

 

 

ния

разрабатывае­

 

 

 

 

 

 

 

мого

на ИС

устрой­

 

 

 

 

 

 

 

ства. Это — быстро­

 

 

 

 

 

 

 

действие,

помехоус­

 

 

 

 

 

 

 

тойчивость,

 

коэф­

 

 

 

 

 

 

 

фициенты

объедине­

 

 

 

 

 

 

 

ния по входу и выхо­

 

 

 

 

 

 

 

ду, количество номи­

 

 

 

 

 

 

 

нальных величии пи­

Рис.

2.27. Временные

характеристики

тающих

напряже­

интегральных

схем

 

'

 

ний, предельно допу-

номинальных

значений

питающих

стимые отклонения

напряжений. Ко второй группе относятся параметры, оп­ ределяющие эксплуатационные характеристики устрой­ ства. Это — надежность, потребляемая мощность, объем, масса, устойчивость к механическим и климатическим воздействиям и, наконец, стоимость.

Рассмотрим основные из перечисленных параметров. Быстродействие характеризует динамические свойств ва логической схемы и оценивается временем задержки

и временем нарастания (спада) выходного сигнала. Для определения временных характеристик интегральных твердых схем рассмотрим выходной сигнал (рис. 2.27), который одновременно является входным сигналом по­ следующей схемы. Примем следующие условные обозна-

') Т Л П Т применяются только Б интегральном исполнении.

75

чения: £/м

верхний

максимальный уровень

входного

(выходного) сигнала; UD — верхний минимальный уро­

вень входного

(выходного)

сигнала (состояние

1);

Un

нижний максимальный

уровень

входного

(выходного)

сигнала ('состоящие '0); Uc—минимальное

 

значение (раз­

маха

логического сигнала;

— время

задержки

выход­

ного

сигнала

при переходе

схемы

из

состояния

1 в

со­

стояние 0;

— время задержки выходного сигнала при

переходе схемы из состояния 0 в состояние

1; tl°

— дли­

тельность фронта выходного сигнала, формируемая при переходе схемы из состояния 1 в состояние 0; — дли ­ тельность фронта выходного сигнала, формируемая при

переходе схемы

из состояния

0 в состояние 1.

Как видно

из рис. 2.27,

определяется временем

между моментом достижения входным сигналом уровня

0,5 UM

и моментом

спада выходного

сигнала

также

до

0,5 Uu.

Точно также

определяется

задержка

. Часто

для характеристики

быстродействия

интегральных твер­

дых схем пользуются понятием

среднего

времени

за­

держки

^ З С р = (/310

+ / з 1 ) ' ' 2 - П

Р И

определении

времени

за­

держки

в реальных

схемах

(узлах)

необходимо учиты­

вать влияние емкости на входе

и емкости

нагрузки

на

работу базовых элементов.

 

 

 

 

 

 

 

Длительности

фронтов

выходного

сигнала

и /ф

определяются временем изменения выходного сигнала от UB до Un или от Un до UB соответственно.

Современные интегральные твердые схемы рассчиты­ ваются таким образом, чтобы при каскадном включении параметры выходного импульса практически не зависели от числа последовательно включенных схем и от пара­ метров входного сигнала, т. е. чтобы обеспечивалась ре­ генерация входного сигнала логической схемой. В зави­ симости от быстродействия интегральные твердые схемы делятся на низкоакоростные i(/3 cp^50 не), среднеакоро-

стные (50

н с ^ / З С р ^ 1 5

не), высокоскоростные ;(15 н с ^

^ 4 с р ^ 5

не) и сверхскоростные (^ср=£^5 не).

Помехоустойчивость

оценивается наибольшим допус­

тимым напряжением, наводимым на входе схемы вслед­ ствие емкостных и индуктивных связей, а также по це­ пям питания и земле, гарантирующим нормальную ра­ боту схемы. Однако сравнивать различные схемы по аб­ солютному значению помехоустойчивости, выраженному

76

в милливольтах (L/*°JJ ) , нельзя, так как схемы работают при различных питающих напряжениях, токах и размахах логического сигнала.

Для оценки помехоустойчивости интегральных схем следует пользоваться отношением абсолютной помехоус­ тойчивости к размаху логического сигнала U*™/Uc. Эта величина для большинства современных интегральных твердых схем равна примерно 0,5, т. е. их помехоустой­ чивость по отношению к помехам, создаваемым за счет паразитных связей, примерно одинакова. Основным ис­ точником возникновения помех является падение напря­ жения на общих для группы схем сопротивлениях земля­ ной шины (активном и индуктивном). С этой точки зре­ ния современные интегральные твердые схемы обладают различной помехоустойчивостью, численные значения ко­

торых будут приведены

при

рассмотрении

конкретных

схем.

 

 

 

 

 

Коэффициент

объединения

по входу

(М)

характери­

зует возможности

схемы

И

(ИЛИ)

по

объединению

входных сигналов. Величина М ограничивается сложно­

стью

схемы и ее

помехоустойчивостью

и

обычно 8 ^

Коэффициент

объединения

по выходу

(,N)

характери­

зует

нагрузочную

способность схемы,

т. е.

определяет,

каким числом аналогичных схем может быть натружена

данная схема. Для большинства интегральных

твердых

схем значения

iTV находятся

в пределах от 3 до

15.

Надежность

интегральных

твердых

схем, как и любой

схемы на дискретных компонентах,

оценивается интен­

сивностью отказов за час. Благодаря

надежным

межэле­

ментным соединениям, снижению рабочих мощностей и применению прогрессивной технологии изготовления ин­ тенсивность отказов современных интегральных твердых

схем

составляет 10~7 -i-10- s 1/ч, что более чем на два по­

рядка

меньше интенсивности отказов

аналогичных

схем

на дискретных компонентах.

 

 

 

 

Рассмотрим основные

характеристики

базовых

эле­

ментов различных интегральных твердых

схем.

 

 

Б а з о в ы й э л е м е н т и н т е г р а л ь н ы х

с х е м е

н е п о с р е д с т в е н н ы м и

с в я з я м и

( Т Л Н С ) .

С по­

мощью этого элемента реализуется логическая операция

И Л И — Н Е для положительных (высоких) уровней

сиг­

нала (рис. 2.28а). Основные параметры элемента:

£ к =

77

= + 4

. В ± 1

0 % ;

4cP sC500

не; М = 2; Л/^4;

с/ п ^0,94 В;

UH^.0,2

В;

 

< 2 5 0

мВ; потребляемая

мощность

£\гат^2 мВт; рабочий диапазон температур — от —60 до + 85°С. На функциональных и принципиальных схе­ мах элемент изображается, как показано на рис. 2.286.

•к

 

Вх.

вх2

 

Рис. 2.28. Схема

базового

элемента Т Л Н С

Для

расширения

логических возможностей схем

ТЛНС

и, в первую очередь,

увеличения коэффициента

объединения по входу используется дополнительный ба­ зовый элемент (рис. 2.29а и б), который вместе с основ-

Рис. 2.29. Схема

дополнительного

базового элемента

Т Л Н С

ным элементом

образует схему

И Л И — Н Е на 4 входа

(рис. 2.29e): Y = Xi + X2+X3+Xil.

Выпускаемые

промыш­

ленностью интегральные твердые схемы Т Л Н С

содержат

от 4 до 8 базовых элементов, заключенных в один кор­ пус. Схемы Т Л Н С применяются, как правило, для по­ строения низкоскоростных устройств (/такт^ЮО кГц) с малым потреблением электроэнергии.

Б а з о в ы й

э л е м е н т

д и о д н о-т р а н з и с т о р-

н ы х л о г и ч е с к и х

и н т е г р а л ь н ы х

 

т в е р д ы х

с х е м

( Д Т Л ) .

С помощью

этого элемента

(рис. 2.30)

реализуется

логическая

операция И — Н Е для

положи­

тельных

сигналов Y = XiX2X3Xrl.

Основные

параметры

элемента:

два

источника питания:

£ i = + 5

В ± 5 % и

Ег=+3

В ± 5 % ;

/ ' ° < 3 0

не;

* ° ' < 6 0

не;

/1 0

« £ 80 не;

$

<!180 не; -С/н^-0,4 В;

£ / в > 2 , 4 В;

£ / Д^<0,8 В; потреб­

ляемая

мощность в состоянии 0 —

Р°^.23

мВт;

в

со­

стоянии

1 — Р ' ^ 4 м В т ;

7 „ 0 : ;2мкА . Схема

работает

сле-

дующим образом: если на

 

 

 

 

 

 

один из

входных

диодов

 

 

 

 

 

 

Д\—Дь

соединенных

с

 

 

\1£к

 

 

 

выходами

 

аналогичных

 

 

 

 

 

 

базовых

элементов,

пода­

 

 

 

 

 

Вт

ется

сигнал

низкого уров­

 

 

 

 

 

ня

f/ H ^0,4

В

(предыду­

Л

 

 

 

 

 

щий

элемент

находится

в

 

 

 

 

 

44

 

 

 

 

состоянии 0),

то потенци­

 

 

 

 

ал

UА в

точке А

также

Mi—I

 

 

 

 

примет

значение,

равное

 

 

 

 

 

 

или меньшее 0,4 В. Вслед­

Рис.

2.30.

Схема

базового

элемен­

ствие

этого

 

транзисторы

Т\ и

Т2 запираются,

при-

та

Д Т Л

 

 

 

 

 

 

 

 

 

 

чем

потенциал базы транзистора Т2

посредством

диода

Дб фиксируется на уровне, меньше 0,4 В: выходной сиг­ нал элемента будет иметь высокий уровень, что соответ­

ствует логической единице

( f 7 B ^ 2 , 4 В ) .

 

 

Если на все входные диоды

Д 4 — Д 4

подать

сигналы

высокого уровня (UB^2,4

В),

то потенциал UA возрас­

тает до 2,4 В, транзистор

7\ откроется

и, работая

как

эмиттерный

повторитель,

обеспечит

подачу

на

базу

транзистора

Т2 отпирающего положительного

напряже­

ния, переводящего его в режим

насыщения;

выходной

сигнал элемента будет иметь низкий уровень — логичес­ кий нуль. '

По среднему времени задержки выходного сигнала рассматриваемая схема относится к среднескоростным интегральным твердым схемам и может применяться в устройствах, частота тактовых генераторов которых не превышает 1 МГц.

Недостатком данной схемы, как и вообще всех схем диодно-транзисторной логики, является наличие двух ис­ точников питания.

Промышленные образцы интегральных твердых схем Д Т Л содержат в одном-монокристалле, как правило, два базовых элемента.

На рис. 2.31 показаны образцы выпускаемых про­ мышленностью интегральных схем: на рис. 2.31а приве­ ден базовый элемент, в катаром схема Д Т Л реализована

79

Соседние файлы в папке книги из ГПНТБ