27. Ключи на полевых транзисторах.

Для схемы ключа на полевом Т с управл РN Uвх = 0 соотв открытому сост Т. Uзи=0→Іс=Іс мах Uо=(0.3-0.4). С ростом Uвх Т закрывается UвхUотс → Т закрыт полностью Uвых = Е. Недостаток: сравнит высок Uо. Для идеального ключа должны выполн усл: 1) Uо=0; 2) перепад напряж на вых закрыт и открыт Т должен быть мах возможным ∆U=Ес; 3) К=Uвых/Uвх → ∞. Нагрузка выполн резистивно. Очень трудно приблиз к выполн условий 1-3. Для ↓Uо надо Rс, но при этом необх Uс. Удобно сделать схему с динамич нагрузкой. В такой схеме можно

уменьшить Uо и увелить коэф-т усиления. Т2-динамич нагрузка к Т1. Сопротивл канала Т2 меняется под действ Іс1, т.е. под действ вх сигнала. Подбором R1,R2 выбир оптим раб точка. Эта схема не явл оптимальной. На практике исп комплиментарная схема ключа, т.е. сх у кот вх сигнал подается одновр не оба Ти кажд из Т→нагр для Т2. Если на вх ключа Uвх=0 то Т1 будет закрыт(Uвх<Uпор) Вэтот мом-т времени Т2 будет откр т.к. у него м-ду З и И Uзи=Ес–UвхUпор2, т.к. Ес ≥Uпор1+Uпор2. При UвхUпор2 → начин отрыв Т1, т2 закрыв, полн закрыв Т2 происх когд UвхUпор2. Сопротивл канала закр Т очен больш,т.е. при закр Т2 и откр Т1 напряж Uо мало.

Ещё одно приемущество закл в том, что потребл мощности от ист питания незначит. Т.к. в вых цепи маленький ток: 2 Т вкл послед и 1 из них всегда закрыт. Іс~мкА. В этой схеме быстродействие высокое, т.е. время распр импульса (сигнала) через ключ мал. Быстродейств кдюча мах при Uпор1 = Uпор2. В этом сл происх одноврем перекл обоих Т. Быстодейст ключа опред величиной вх и вых емкостей, кот при реализации на подложке стремятся уменьш емкости.

28. Логические элементы, классификация.

Логические эл-ты - эл-ты схем выпол логич ф-ции И, ИЛИ, НЕ или их комбинации. Типы логич эл-тов: РТЛ (резисторно-транзисторная логика), ДТЛ (диодо-транзист логика), ТТЛ, ТТЛШ, ЭСЛ (эмииторно-связ-ная логика), КМОП (комплиментарная). Основные параметры логических элементов: 1) напряж питания 5,9,15 В; 2) напряж логич нуля: мин напряж на вых логич эл-та; 3) напряж логич единицы:мах напряж на вых логич эл-та; 4) потребл мощность Р=(Ро+Р1)/ 2; 5) быстродействие: время распр импульса ч\з логич эл-т; 6) коэф разветвления по выходу: показ какое кол-во однотипных логич эл-тов можно подкл к вых данного эл-та; 7) коэф объединения по вых: какое кол-во однотипных логич эл-тов можно подкл на вход 8) помехоустойчивость: показ величину напряж помехи, кот может изменить сост логич эл-та.

29. Ртл – элемент.

На Т1 ключ выполн ф-цию НЕ (нивертор). На резисторах R1 – R4 реализ ф-ция ИЛИ. Если хотя бы 1 из входов х1,х2,х3 поступ высокий уровень напряж, в точке А появл напряж пропорциональное соотношению резисторов. Это соотношение подбирают так что UА ≥0,7 В. Это приводит к открыванию Т.На входе формируется низкий уравень (уровень 0). Если на всех 3х входах имеется 0, то UА=0 и Т1 закрыт.

43. JК – триггер.

Обычно в счетный триггер вводятся доп вводы J и К. входы S,R –входы предварительной установки, J,К – управляющие.

Логика работы по J,К такая же как по S,R . 1)JК-триггер с управл логикой на вх и тактовым входом; 2)счетный триггер можно получить если на входы J и К подать ''1''. Вх сигнал подавать только на S; 3)аналогично можно получить RS триггер; 4)Д-триггер или триггер с задержкой. Это триггер у кот появл на прямом входе сигнал имеющийся на вх Д при

подаче разрешающего импульса на вход S. Триггеры бывают со статическим и динамическим управлением по тактовому входу, т.е. срабатывание триггера по тактовому входу может производится по уровню или по фронту синхроимпульса.