Внутренняя структура микропроцессора (Калабеков с. 235)
Рисунок 1.3 – Структурная схема МП К580 ВМ80А
Шесть восьмиразрядных регистров общего назначения РОН В, С, D, Е, L, Н используются для временного хранения участвующих в операциях данных, команд и адресов и обеспечивают высокую скорость их приёма и выдачи. При необходимости хранить 16-ти разрядные числа, их объединяют в пары: ВС, DЕ, НL. РОН являются сверхоперативным запоминающим устройством РЗУ.
7
Аккумулятор предназначен для обмена данными с внешними устройствами, при выполнении операций он является источником операнда, в него же помещается ре- зультат выполненной операции.
Буферные регистры, регистр команд, буфер данных по сигналу от устройства управления подключаются через внутреннюю шину данных к системной шине и считывают данные, после чего отключаются от шин и некоторое время хранят данные. За счёт поочерёдного подключения к шинам можно по малому числу проводников передавать разнообразную информацию.
Указатель стека SR (16-ти разрядный регистр) предназначен для адресации стековой памяти по принципу «последний вошёл – первый вышел».
Счётчик команд РС – 16-ти разрядный регистр, предназначен для хранения адреса команды; после выборки из ОП текущей команды его содержимое увеличивается на единицу и, при отсутствии безусловных и условных переходов, таким образом форми-руется 16-ти разрядный адрес очередной команды.
При выдаче адреса содержимое регистра РС (или пары регистров общего назначе-ния РОН) передаётся в 16-ти разрядный регистр адреса РА, из которого через буфер адреса поступает на 16-ти разрядную шину адреса ША. Из ША адрес может быть принят в оперативную память ОП. При 216 адресов обеспечивается возможность обращения к каждой 8-ми разрядной ячейке ОП, ёмкостью 64К.
В восьмиразрядном арифметико-логическом устройстве АЛУ (ОУ) предусмот-рено выполнение четырёх арифметических и четырёх логических операций, а также четырёх видов циклического сдвига содержимого аккумулятора. Предусмотрена воз-можность выполнения арифметических операций над десятичными числами, пред-ставленными в коде 8421.
Регистр признаков РП содержит 5 триггеров и предназначен для хранения опре-делённых признаков, выявляемых при выполнении некоторых операций:
триггер переноса Тс - при выполнении арифметических операций устанавливается в состояние, соответствующее переносу из старшего разряда числа, а при выполнении операции сдвига – в состояние, соответствующее содержимому выдвигаемого из аккумулятора разряда;
триггер нуля ТZ- устанавливается в состояние «1», если результат операции АЛУ или операции приращения содержимого регистра равен нулю;
триггер знака TS – устанавливается в состояние, соответствующее значению старше-го разряда результата операции АЛУ или операции приращения содержимого регистра;
триггер чётности TP – устанавливается в состояние «1», если число единиц в разрядах чётное;
триггер дополнительного переноса TV – хранит возникающий при выполнении операции перенос из четвёртого разряда.
Блок управления состоит из регистра команд, куда принимается первый байт ко-манды, и устройства управления УУ, формирующего управляющие сигналы, под действием которых выполняются микрооперации в отдельных узлах. УУ содержит уп-
равляющую память, выполненную на ПЛМ, которая хранит микропрограммы отдельных операций. ПЛМ загружена на предприятии, и пользователь не может изме-нить её содержимое.
Буферы данных и адреса обеспечивают связь процессора с внешними шинами данных и адреса. БА и БД выполнены на элементах с тремя состояниями.
8