Тема 2.2 Принципы доступа мп к адресному пространству
Различают принципы доступа: адресный, последовательный, ассоциативный.
Адресный доступ осуществляется в ОЗУ, ПЗУ и КЭШ-памяти.
КЭШ-память – это быстродействующая память небольшой ёмкости, расположенная между процессором и основной памятью. Кэш-память предназначена для согласования темпа работы процессора и более медленной ОП, построенной на ИМС динамической памяти. В ней хранятся копии текущей программы и данные, необходимые для её выполнения. Эта информация считывается из ОП контроллером кэша.
Последовательный доступ осуществляется в в буферах FIFO, LIFO (стековых ЗУ), файловых и циклических ЗУ.
В ЗУ с последовательным доступом записываемые данные образуют очередь. Считывание происходит из очереди слово за словом. Считывание в том же порядке, как при записи соответствует правилу «первый пришёл – первый вышел» и осуществляя-ется в буферах FIFO, а также в файловых и циклических ЗУ. Время доступа к конкрет-ной единице информации в таких ЗУ - случайная величина. В наихудшем случае для доступа может потребоваться просмотр всего объёма хранимых данных.
Считывание в обратном порядке осуществляется в стековых ЗУ и соответствует пра-вилу «последний пришёл – первый вышел». Такие ЗУ называются буферами LIFO.
В файловых ЗУ записываемые данные объединяются в блоки, обрамляемые специи-ными символами конца и начала (файлы). Приём данных из файлового ЗУ начинается после обнаружения приёмником символа начала блока.
В циклических ЗУ слова доступны одно за другим с постоянным периодом. К такому типу относится видеопамять (VRAM).
При ассоциативном доступе поиск информации осуществляется по некоторому признаку, а не по расположению в памяти (адресу или месту в очереди).
2.2.1 Память с адресным доступом
Адресные ЗУ – статические и отчасти динамические ОЗУ, а также ПЗУ имеют одинаковую организацию, а именно 2D, 3D, 2DM.
Структура 2D (см. рисунок 2.7) содержит прямоугольную матрицу ЗЭ размерностью М=k×m, где М – ёмкость памяти в битах, k – число хранимых слов, m – их разрядность, дешифратор адреса и усилители записи/считывания. ЗЭ одного столбца соединены внутренней линией данных (разрядной линией, линией записи/считывания).
Дешифратор адреса DC при наличии сигнала CS (Chip Select – сигнала выбора микро-схемы) разрешает доступ к строке ЗЭ, имеющей соответствующий адрес. Направление
39
обмена – запись или считывание задаётся сигналом R/W (Read - чтение, Write - запись).
Недостаток структуры – сложность схемы, так как число выходов декодера строк равно числу ячеек памяти. Применяется в ЗУ малой ёмкости.
Рисунок 2.7 - Структура ЗУ типа 2Д (а)
Структура 3D ПЗУ с одноразрядной организацией приведена на рисунке 2.8, а. Структура содержит матрицу ЗЭ, дешифраторы адреса (по строкам и по столбцам) и усилители считывания. АX и АY – шины адреса по строкам и столбцам, соответственно.
а) б)
Рисунок 2.8 - Структура 3D с одноразрядной (а) и многоразрядной организацией (б)
В структуре 3D выборка ЗЭ осуществляется по двум координатам, для чего код адреса делится на две равные половины. При этом выбирается ЗЭ, находящийся на пересече-
40
нии выходных линий дешифраторов. Число пересечений равно числу ЗЭ. Суммарное число выходов дешифраторов много меньше, чем в структуре 2D. Так, при М=1024 в структуре 2D требуется 1024 выхода, а в структуре 3D – лишь 64.
Увеличивают разрядность ЗУ, применяя несколько одноразрядных матриц (по числу разрядов), включённых параллельно к выходам дешифраторов (см. рисунок 2.8, б).
Такая структура применяется редко, так как ЗЭ должны иметь выборку по двум координатам, что усложняет ЗУ.
Структура 2DМ (2D модифицированная) сочетает достоинства структур 2D и 3D, не имея их недостатков. ПЗУ структуры 2DМ (рисунок 2.9, а) содержит дешифратор строк DCX; мультиплексоры MUX, усилители считывания и матрицу ЗЭ 2n-k×m2k, где n – общее число разрядов адреса, k – число разрядов адреса слов в строке, m – разрядность слов, m2k - длина строки, 2n-k – число строк.
Для выбора одной из строк служит часть разрядов адресного кода, а именно Аn-1..Аk . Для выбора необходимого слова из множества слов, содержащихся в строке, использу-ются адреса Аk-1..А0, которые подаются на адресные входы мультиплексоров. Из каждо-го отрезка строки длиной 2k мультиплексор выбирает один бит, на выходах мульти-плексоров формируется выходное слово. По разрешающему сигналу CS, поступающему на входы ОЕ управляемых буферов с тремя состояниями, выходное слово передаётся на внешнюю шину.
На рисунке 2.9, б приведена структура для ОЗУ с операциями записи и считывания.
ОЗУ содержит: декодер адреса по строкам DCX, декодер адреса по «столбцам» DCY, матрицу запоминающих элементов М, управляемые буферы данных BD с тремя состояниями. Буферы данных выполняют функции мультиплексоров, управляются сигналами второго дешифратора DCY и сигналами CS (разрешение доступа к памяти) и R/W (чтение/запись).
а)
б)
Рисунок 2.9 - Структура ЗУ типа 2DM для ROM (а) и для RАM (б)