2. Шинные формирователи

Шинные формирователи ШФ (приёмопередатчики) служат для подключения к систем-ной магистрали СМ внешних устройств и увеличения нагрузочной способности МП. Выходные каскады ШФ с тремя состояниями обеспечивают двунаправленную передачу и отключение от СМ под действием управляющих сигналов.

В серии К580 предусмотрены восьмиразрядные двунаправленные ШФ КР580ВА86 (рисунок ,а) и КР580ВА87, с инвертирующими выходами, (рисунок , б).

а) б)

Рисунок 4.4.1 - Шинные формирователи а)КР580ВА86 и б)КР580ВА87

Шина А (линии А_0-7) – шина приёма данных от МП или передачи данных на МП,

Шина В (линии В_0-7) - шина приёма данных от СМ или передачи данных на СМ. ШФ функционирует в соответствии с таблицей

Таблица 4.4.1 – Функционирование ШФ

	Т	Режим
1	0	Нет передачи
1	1	Нет передачи
0	1	Передача от А к В
0	0	Передача от В к А

Таблица 4.4.2 – Нагрузочная способность ШФ

Ток, потребляемый нагрузкой, мА, не более
Выход А, к МП		Выход В, к СМ
I1ВЫХ	I0ВЫХ	I1ВЫХ	I0ВЫХ
1	10	5	32

63

Сигнал ОЕ = 1 переводит выходные каскады ШФ в третье состояние (отключает ШФ от СМ). Сигнал ОЕ = 0 разрешает связь ШФ с СМ. При разрешении работы направление передачи определяется сигналом Т.

Так как шина А связана с МП, а шина В – с системной магистралью, для них предусмотрена разная нагрузочная способность (см. таблицу). Уровни выходного напряжения: ≥ 2,4В; ≤ 0,5 В.

2. Буферные регистры

Буферные регистры БР (порты) служат для подключения к СМ системной магистра-ли внешних устройств, увеличения нагрузочной способности МП и хранения данных в течение некоторого времени. Выходные каскады БР с тремя состояниями обеспе-чивают передачу данных от МП к СМ и отключение от СМ под действием управляя-ющих сигналов. Через порты ввода данные от внешних устройств поступают в магис-траль, через порты выхода данные с СМ передаются тому или иному ВУ. Порты ввода-вывода могут выполнять обе указанные функции.

Рисунок 4.4.2 – Схема буферного регистра КР580ИР82

В микропроцессорном комплекте КР580 предусмотрены восьмиразрядные буферные регистры БР КР580ИР82 и КР580ИР83 (инвертирующий). БР ИР82 принимает данные от МП по шине А (линии А_0-7) в регистр. Сигнал = 0 разрешает передачу содержимого регистра в системную магистраль СМ (линии В_0-7); сигнал = 1 переводит выходные каскады в третье состояние (отключает регистры от СМ. Приём данных в регистр разрешается сигналом строба STB.

2. Параллельный периферийный адаптер ппа

Назначение. Параллельный периферийный программируемый адаптер КР580ВВ55А предназначен для обеспечения двунаправленного обмена в параллельных кодах при программном обмене или обмене по прерываниям через системную магистраль микро-процессора с периферией (клавиатурой, индикаторами и др.).

64

ППА выполнен по n-МОП технологии, содержит 1600 транзисторов, напряжение питания – плюс 5 В, потребляемая мощность – 0,3 Вт.

Состав. В состав ППА (см. рисунок 4.4.3) входят:

три двунаправленных 8-разрядных порта РА, РВ и РС, причём порт РС разделён на два четырёхразрядных канала;

буфер данных БД, через который осуществляется обмен данными между каналами А.В.С и шиной данных МПС в соответствии с сигналами управления;

блок сопряжения и управления БСУ;

регистр управляющего слова РУС, содержащий информацию о режимах работы адаптера и направлении передачи данных.

На БСУ поступают сигналы выбора микросхемы CS; чтения RD, записи WR. Эти сиг-налы определяют направление передачи: ввод IN ADR и вывод OUT ADR. Значения ад-ресов А1 и А0 адресуют конкретный порт в ППА: А1, А0 = 00 – А; А1,А0 = 01 – В;

А1,А0 = 10 – С; А1,А0 = 11 – РУС. Старшие разряды адреса А15-А3, поступая в адресый селектор, формируют сигнал выбора микросхемы CS в соответствии с таблицей 4.4.3.

Рисунок 4.4.3 – а) УГО; б) Структура параллельного периферийного адаптера ППА

Таблица 4.4.3 – Функционирование ППА КР580ВВ55А

65