2.1.2 Статические оперативные запоминающие устройства созу (Угрюмов, с. 221)
Запоминающими элементами СОЗУ (SRAM) служат триггеры с цепями установки и сброса. Наиболее распространены статические ЗУ на КМОП и n-МОП транзисторах, например отечественные ИМС серий К537 и К132.
Статические ЗУ сравнительно дороги, поэтому они применяются там, где требуется высокое быстродействие при сравнительно малой ёмкости, в частности, в КЭШ-памяти.
Схема запоминающего элемента ЗЭ КМОП приведена на рисунке 2.1,а. ЗЭ содержит RS-триггер на транзисторах VТ3 и VТ5, нагрузка которых - транзисторы VТ2 и VТ4, и ключи выборки VТ1 и VТ6. ЗЭ образуют строку, которую называют запоминающей ячейкой ЗЯ или ячейкой памяти ЯП. Каждый ЗЭ через ключи VТ1 и VТ6 соединён с вертикальными линиями записи/считывания ЛЗС. Другое название ЛЗС – разрядные линии. Правая линия – ЛЗС в прямом коде, слева – в инверсном. Совокупность ЛЗС (разрядных линий) образуют многоразрядную шину записи/считывания, по числу ЗЭ в ЯП. Горизонтальная линия – «от ДШ строк» - линия выборки ЛВ.
Рисунок 2.1 - а) Запоминающий элемент КМОП транзисторах; б) ЗЭ n-МОП
В режиме хранения на ЛВ поддерживается низкий потенциал, ключи VТ1 и VТ6 закрыты, RS-триггер сохраняет ранее установленное состояние.
При обращении к ЗУ ключи VТ1 и VТ6 открываются сигналом от дешифратора ДШ строк и выходы триггера подключаются к разрядным линиям (линиям записи/считыва-ния) через ключи на транзисторах VТ1 и VТ6.
В режиме выборки (считывания) выходы триггера подключаются к разрядным лини-ям, по которым информация поступает на вход усилителя считывания и дальше.
В режиме записи усилитель записи формирует на разрядных шинах сигналы, которые
32
через открытые ключи устанавливают триггер в соответствующее состояние. При пода-че «0» на правую ЛЗС Т3 запирается и открывается VТ5, который фиксирует нулевое состояние триггера. При подаче «1» - на правой ЛЗС фиксируется «1».
Схема ЗЭ на n-МОП транзисторах приведена на рисунке 2.1, б. Такие ЗЭ занимают наименьшую площадь поверхности кристалла.
На рисунке 2.2, а приведена структурная схема БИС статического ОЗУ, содержащего 4096 однобайтовых ячеек памяти. В состав БИС входят: дешифраторы адреса строк и столбцов; входные формирователи; накопитель, содержащий 256×256 ЗЭ; схема записи /считывания; вентили ввода/вывода GW и GR; логика управления. Вентили GW, GR обес-печивают три режима работы выходных каскадов «чтение», «запись» и «отключено».
Назначение выводов и сигналов. А0…А12 – выводы шины адресы; IO0… IO7 – выводы шины данных; CS (или СЕ) – сигнал разрешения или запрета доступа к памяти; OE – сигнал разрешения чтения (считывания); WE – сигнал разрешения записи. На рисунке 2.4, б вместо выводов WE и OE указан вывод R/W – чтения/записи.
Рисунок 2.2 – а) Структурная схема статического ОЗУ (БИС К537РУ17); б) условное графическое изображение БИС СОЗУ
2.1.3 Динамические оперативные запоминающие устройства дозу
Запоминающие элементы ЗЭ ДОЗУ (DRAM) построены на МОП-транзисторах. Основой ЗЭ является паразитная ёмкость транзистора. Такие ЗУ значительно проще, обеспечивают в 4…5 раз большую информационную ёмкость и потребляют меньше энергии, чем ЗУ на триггерах. На рисунке 2.3 приведена схема динамического ЗЭ.
ША – шина адреса; ШР0, ШР1 – разрядные шины; СП1, СП2 – паразитные ёмкости, заряд или отсутствие заряда которых соответствует логическим «1» или «0»; VT2 и VT4 – транзисторы усилителя считывания; VT1, VT3 – ключи, отключающие или подклю-
чающие конденсаторы СП1, СП2 к разрядным шинам. На разрядных шинах в режиме
хранения поддерживается напряжение, среднее между уровнями «0» и «1».
33
а)
б)
Рисунок 2.3 – а) схема динамического ЗЭ на МОП-транзисторах; б) временные диаграммы сигналов при считывании данных в динамических ЗУ
При записи подаётся положительный импульс в ША; и в зависимости от того, записывается «0» или «1» подаётся отрицательный – в ШР0 или положительный в ШР1 Транзисторы VT1 или VT3 открываются и информация заносится в ёмкости в виде зарядов. При записи «0» разряжается СП2, а при записи «1» заряжается СП1.
Записанная информация из-за саморазряда разрушается, поэтому должна восстанав-
ливаться, регенерироваться. Для регенерации на ША периодически, через 2-8 мс, по-даётся положительное напряжение, открывающее ключи, а на ШР0 и ШР1, напряжения,
соответствующие уровням «0» и «1», за счёт чего заряды конденсаторов СП1, СП2 сох-раняются неизменными.
При считывании положительное напряжение подаётся только на ША и конденсаторы СП1, СП2 соединяются с разрядными шинами ШР0 и ШР1. Если был записан «0», то СП2 заряжается и на ШР0 формируется отрицательный импульс. Если была записана «1» то СП1 разряжается и на ШР1 формируется положительный импульс.
Рисунок 2.4 – Структурная схема динамического ОЗУ
34
Структурная схема ИМС динамического оперативного запоминающего устройства ДОЗУ БИС К565РУ5 приведена на рисунке 2.4.
В состав БИС входят: регистры адреса строки и столбца, принимающие и хранящие адрес ЯП; дешифратор строк; дешифратор столбцов, совмещённый с усилителями счи-тывания; накопитель; логика управления. Дешифраторы преобразуют двоичные адреса во внутренние сигналы управления.