Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Микропроцессоры.doc
Скачиваний:
3
Добавлен:
01.05.2025
Размер:
4.83 Mб
Скачать

2.3.4 Абсолютная и неабсолютная адресация модулей памяти

Под абсолютной адресацией понимается такая, при которой каждому объекту присваивается один единственный адрес, под неабсолютной – каждому объекту присваивается группа адресов. За счёт применения неабсолютной адресации при адресном пространстве превышающем адресуемую ёмкость памяти, упрощаются схемы декодирования адреса.

Пусть, например, в АП ЁМКОСТЬЮ 64 К требуется разместить всего два модуля памяти ёмкостью по 8К в каждом. При абсолютной адресации 13 младших разрядов поступают на адресные входы модулей, а из трёх старших дешифратор формирует сигналы обращения к микросхемам (выбора микросхем) ЦС, разрешающим работу модулей СМ1 и СМ2 (см. рисунок 2.15, а). Остальные выходы дешифратора могут быть быть использованы для подключения других объектов адресации в свободной зоне.

а) б)

Рисунок 2.3.3 – Примеры абсолютной (а) и неабсолютной (б)

адресации к модулям памяти

При неабсолютной адресации 13 младших разрядов по прежнему поступают на адресные входы модулей, а для выбора одного из них используется линия А15. Линии А13 и А14 – не используются., их состояния безразличны. Схема адресации упрощает-ся: вместо дешифратора «3 на 8» нужен только инвертор. Однако два модуля по 8К занимают всё АП.

При неабсолютной адресации можно выбрать компромисс между крайними решениями, приведёнными на рисунке 2.15 а и б.

Например, если в схеме, приведённой на рисунке 2.15, а вместо дешифратора «3 на 8» использовать дешифратор «2 на 4», то АП будет разделено на четыре четверти. Для этого используем разряды адреса А13 и А14, а А15 не используем. При этом первая четверть (16К) занята адресами первого модуля, вторая – второго, а третья и четвёртая могут быть использованы другими устройствами.

49

Практическая работа 4

Цель: Получить и отработать навыки анализа и чтения схем цифровых устройств

Задание.

На схеме расположения основных узлов (микросхем) МПК РС-46М показать:

1. Шины передачи адресов и данных между МП, ОЗУ, ПЗУ, РПЗУ, БШД (буфером ши-ны данных), БФД (буфером данных), ПАР (PIA - параллельным интерфейсом), ПОСЛ (SIA - последовательным интерфейсом). Над шинами показать условными обозначени-ями виды и разрядность передаваемых сигналов, например A0…A7, DD0…DD7.

2. На УГО ИМС D4 и D14 обозначить выводы для сигналов IO/M, MR, RD, SYNC, AD (D4); WR, CS, RD, DSR, CTS, RXD, DTR, RTS (D14) и в отчёте раскрыть их значения.

3. Указать сигналы, действующие на выводах ИМС: IOM, RD, WR, MWR, MRD, IOWR, IORD (D6); RAM, PIA, SIA (D8); A15, MRD (D9); RAM, MRD, MWR (D10) и в отчёте раскрыть значения.

4. На УГО ИМС указать их тип, международные и русские обозначения функций.

Указания и рекомендации по выполнению работы

1. При выполнении задания использовать схемы и описание МПК.

2. Шины обозначать одной линией с указанием числа линий в ней (см. Л. 33 альбома) или (1) с. 186, а на УГО ИМС выводы адреса и данных объединять, например А8-А15.

Примеры других обозначений приведены на стр. 69, 94 (1).

Содержание отчёта: Тема, цель, функциональная схема, выполненная в соответствии с указаниями и рекомендациями, расшифровка обозначений сигналов и управляющих выводов ИМС, ответы на контрольные вопросы.

Контрольные вопросы

1. Каковы назначение радиостанции РС-46М и микропроцессорного контроллера?

2. Каковы назначение и основные параметры МП, ПЗУ, РПЗУ, ОЗУ, ФУС, ПАР, ПОС?

3. Какими сигналами управляются ДША, ОЗУ, ПЗУ, ПАР, ПОС?

4. Назначение сигналов: CR1, CR2, TRAP, R6.5, HOLD, HLDA, INTR, INTA, IO/M?

5. Проследить по принципиальной схеме сигнальные цепи от выводов: D4/34; D4/31; D4/32; D6/13; D6/11; D6/12; D6/10; D8/13; D8/10; D8/9.

6. Какую информацию несут обозначения: КТ, , , ?

Литература

1. З.А. Мизерная Цифровая схемотехника. Методическое пособие, 2003 г.

2. Радиостанция РС-46М «Транспорт РС-46М», ТО и ИЭ.

(ПР № 4 ПЕРЕДАЧА ДАННЫХ)

50