2.2 Зу с одномерной адресацией

Как уже отмечалось ранее, в ЗУ с произвольным доступом для хранения каждого бита информации используется отдельный ЭЗЭ. В зависимости от способа нахождения нужного элемента в мас­сиве других однотипных элементов различают структуры с одномерной (линейной) и двумерной адресацией.

На рисунке 14 в качестве примера приведена структурная схема ЗУ (ёмкость 16, организация 4×4) с одномерной адресацией. Данная структура содержит матрицу 4×4 ЭЗЭ, каждый из которых снабжен тремя выводами: входом информации (IN), выходом ин­формации (OUT) и входом разрешения работы – выбора кристалла (СS–chip select), а также дешифратор адреса, входные и выходные ключи на буферных элементах с высокоимпедансным состоянием выходов.

Если на вход дешифратора подано некоторое адресное слово, на соответствующем его одном выходе формируется сигнал лог. 1, кото­рый выбирает все ЭЗЭ, расположенные в одной из строк матрицы. Дальнейшая работа устройства зависит от того, какой режим ра­боты задан управляющими сигналами.

Если подан сигнал «чтение» ( ), то информация из выбранных ячеек подается на входы выходных буферов. На разрешающие входы этих ключей подан единичный (активный) логический сигнал. Информация, хранившаяся в выбранных ЭЗЭ, попадает на выходные выводы DO₀, DO₁, DО₂, DO₃.

Если на схему подан сигнал «запись» ( ), то инфор­мация с входных шин DI₀, DI₁, DI₂, DI₃ через входные буферные элементы (теперь на их разрешающие входы подан единичный (активный) логический сигнал) подается на входы ЭЗЭ и записывается в них.

Цепочка элементов, через которые подаются на ЗУ сигналы выбора направления обмена, выполняет двойную роль. Во-первых, левый по схеме элемент И-НЕ используется как буферный элемент, чтобы существенно не увеличивать нагрузку для подключенного к этому входу выхода, а также предотвращает выдачу информации из ЗУ, если на микросхему не подан сигнал CS. Если этого элемента нет, то к данному входу внутри ЗУ подключено 5 входов для приведённой схемы, а на практике это количество может быть существенно большим. Во-вторых, правый по схеме (см. рисунок 14) инвертор делает сигналы записи и чтения противофазными, исключая тем самым, возможность включения микросхемы ЗУ на чтение и запись одновременно.

В данной схеме обязательно применение дешифратора со входом разрешения по выходу OE, что позволяет организовать вход CS у микросхемы ЗУ.

Особенностью данной структурной схемы является одновре-мен­ная запись и считывание информации, хранящейся в строке ма­трицы ЭЗЭ. Поэтому при заданной разрядности хранимого слова наращивание объема памяти может выполняться только за счет увеличения числа строк матрицы. Это, в свою очередь, ведет к значительному увеличению количества выходов дешифратора, то есть к усложнению аппаратной реализации.

Рисунок 14 – Структурная схема ЗУ с одномерной адресацией

С точки зрения упрощения дешифратора, желательно выпол­нять матрицу ЭЗЭ квадратной. Однако при использовании рас­смотренной структуры, это предполагает увеличение разрядности выходного слова.

Решить это противоречие можно, если в качестве входных и выходных ключей ИС использовать соответственно схемы демультиплексоров и мультиплексоров. Применительно к ЗУ их принято называть селекторами. При этом часть разрядов адресного слова используется для управления селекторами.

Структурная схема ЗУ с организацией 256×4, реализующая описанный принцип, показана на рисунке 15. Она включает ма­трицу ЭЗЭ размером 32×32 элемента, дешифратор адреса, вход­ной и выходной селекторы и элементы управления режимами чте­ния-записи. Каждый ЭЗЭ (см. рисунок 15) снабжен тремя выводами: входом и выходом информации и выводом разрешения работы (выборки).

Рисунок 15 – Структурная схема ЗУ с селекторами

Управление доступом к такому объему информации требует подачи на вход ЗУ 256 различных адресов, то есть предполагает ис­пользование 8-разрядного адресного слова. Младшие его разряды (А4...А0), поступая на дешифратор адреса, выбирают из матрицы одну из 32 строк ЭЗЭ. При этом информация, в зависимости от заданного режима работы, может либо считываться ( ), либо записываться ( ) во все элементы выбранной строки. Выбор нужных ЭЗЭ производится соответственно либо входным, либо выходным селекторами, которые, в зависимости от значения старших разря- дов адреса (А7...А5), выбирают из строки нужные элементы. Главное правило при подключении входных и выходных селекторов (демультиплексоров и мультиплексоров соответственно): необходимо подавать на их адресные входы сигналы одинаковым способом и их одноименные информационные выходы и входы подключать к одним и тем же столбцам матрицы.

Очевидно, что описанные структуры выгодно использовать при одновременной записи-считывании информационных слов боль­шой разрядности. В противном случае практическая реализация данных структур приводит к большим аппаратным затратам.