- •Бийский технологический институт (филиал)
- •Техника двоичной переработки информации Курс лекций
- •Содержание
- •1 Сопряжение аналоговых и цифровых устройств
- •1.1 Процесс аналого-цифрового преобразования
- •1.2 Процесс цифро-аналогового преобразования
- •1.3 Основные характеристики цап и ацп
- •1.4.1 Цап со взвешивающей резистивной матрицей
- •1.4.2 Цап с матрицей r-2r
- •1.5.1 Ацп последовательного счёта
- •1.5.2 Ацп поразрядного кодирования
- •1.5.3 Ацп параллельного действия
- •1.6 Основное уравнение для цап и ацп
- •Литература
- •Ссылки в интернете
- •Контрольные вопросы к разделу
- •2 Запоминающие устройства
- •2.1 Основные параметры зу
- •2.1.1 Емкость зу
- •2.1.2 Организация зу
- •2.1.3 Время выборки зу
- •2.1.4 Время цикла адреса зу
- •2.2 Зу с одномерной адресацией
- •2.3 Зу с двумерной адресацией
- •2.4 Увеличение объёма памяти зу
- •2.4.1 Построение блока зу требуемой разрядности
- •2.4.2 Увеличение числа хранимых слов зу
- •2.4.3 Увеличение разрядности и числа хранимых слов зу
- •2.5 Аппаратные особенности построения статических озу
- •2.6 Аппаратные особенности построения динамических озу
- •2.7 Аппаратные особенности построения пзу
- •2.7.1 Масочные пзу
- •2.7.2 Программируемые пзу
- •2.7.3 Репрограммируемые пзу
- •Литература
- •Ссылки в интернете
- •Контрольные вопросы к разделу
- •3 Программируемые логические интегральные схемы
- •3.1 Обобщённая структурная схема плис
- •3.2 Применение ппзу в качестве плис
- •3.3 Программируемая матричная логика
- •3.4 Программируемые логические матрицы
- •Литература
- •Ссылки в интернете
- •Контрольные вопросы к разделу
- •4 Основные понятия микропроцессорной техники
- •4.1 Микропроцессор. Основные термины и определения
- •4.2 Классификация мп
- •4.3 Структура типового мп
- •4.3.1 Арифметико-логические устройства
- •4.4 Режимы работы мп
- •4.4.1 Нормальный режим работы мп
- •4.4.2 Режим прерывания
- •4.4.3 Режим ожидания
- •4.4.4 Режим прямого доступа к памяти
- •4.5 Система команд однокристального микропроцессора
- •4.6 Периферийные устройства микропроцессорных систем
- •4.6.1 Универсальный синхронно-асинхронный приёмо-передатчик
- •4.6.2 Таймер-счётчик
- •4.6.3 Устройство ввода/вывода параллельной информации
- •4.6.4 Контроллер прямого доступа к памяти
- •4.6.5 Контроллер прерываний
- •4.6.6 Динамическая индикация
- •4.6.7 Динамическая клавиатура
- •Литература
- •Ссылки в интернете
- •Контрольные вопросы к разделу
- •Техника двоичной переработки информации
3.3 Программируемая матричная логика
Практика показывает, что, как правило, ФАЛ, реализация которых необходима для решения тех или иных задач, содержит большое число переменных, но задана существенно меньшим, чем 2n числом конституент единицы. В этом случае применение ППЗУ в качестве ПЛИС становится неэффективным, что объясняется их большой аппаратной избыточностью. Действительно, увеличение числа входных переменных на единицу требует двойного увеличения числа выходов дешифратора ППЗУ, то есть существенно усложняет ИС и повышает ее стоимость. Этот недостаток ППЗУ привел к созданию принципиально нового класса приборов – программируемой матричной логики (ПМЛ), в которой увеличение числа входов матрицы И не приводит к увеличению числа ее выходов. Это достигается уменьшением максимального числа конституент, задающих исходную ФАЛ. Однако на практике это в подавляющем большинстве случаев вполне оправдано. Таким образом, ИС ПМЛ при одинаковой с ППЗУ площади кристалла позволяет реализовать ФАЛ значительно большего числа входных переменных.
Поскольку в ПМЛ появляется ограничение на максимальное число конъюнкций, то такие ИС, кроме разрядности входного слова п и числа выходных функций р, характеризуются еще одним параметром – максимальным числом конъюнкций (термов) в ФАЛ. Таким образом, одна ИС ПМЛ позволяет из п входных переменных синтезировать не более одного терма, который можно объединить с другими термами для реализации не более чем р выходных функций. Поэтому для реализации ФАЛ с использованием ИС ПМЛ ее необходимо минимизировать.
Как отмечалось ранее, ПМЛ реализует второй из рассмотренных вариантов программирования ПЛИС. В этом случае настраивается матрица И при жестко заданных связях матрицы ИЛИ. Возможный вариант структурной схемы, реализующей данное техническое решение, приведен на рисунке 20, где на пересечении шин входных переменных хi и шин входных выводов элементов И условно указано наличие всех перемычек (\). Программирование ИС выполняется устранением лишних с точки зрения реализуемого алгоритма связей между указанными шинами.
Рассмотренный тип ИС прост для реализации заданных ФАЛ и при своем изготовлении использует хорошо отработанную технологию производства ППЗУ. Поэтому данный тип ИС завоевал наибольшую популярность у разработчиков электронных устройств и на сегодняшний день составляет подавляющую долю рынка всех выпускаемых ПЛИС за рубежом.
ИС ПМЛ содержат до 3600 эквивалентных элементарных ЛЭ (двухвходовых И–НЕ или ИЛИ–НЕ), что, практически, перекрывает потребности проектируемой аппаратуры.
Рисунок 20 – Структурная схема ПМЛ
К сожалению, следует отметить, что данный класс ИС в настоящее время не типичен для отечественной элементной базы.
3.4 Программируемые логические матрицы
Программируемые ЛМ реализуют третий тип программирования ПЛИС и обеспечивают возможность изменения связей как в матрице И, так и в матрице ИЛИ.
При всей гибкости такого решения специалисты считают, что данный тип ПЛИС достаточно сложен для большинства потребителей с точки зрения их программирования. Кроме этого, наличие программируемого соединения, например, плавкой перемычки, в обеих матрицах влечет за собой увеличение размеров, падение надежности и быстродействия по сравнению с ПМЛ. Сказанное и определяет меньшее распространение данного типа ИС за рубежом. К тому же усложнение ИС не дает явных преимуществ при проектировании электронных схем.
Возможный вариант структурной схемы, реализующей рассматриваемый принцип построения ПЛИС, показан на рисунке 21. На нем также условно показано наличие всех перемычек в матрицах И и ИЛИ.
Рисунок 21 – Структурная схема ПЛМ
Как уже отмечалось, структуры ПМЛ и ПЛМ фрагментарно повторяют структуру ППЗУ. Поэтому исторически технология и физические принципы их построения повторяют путь, пройденный ППЗУ. Первыми были созданы ПЛМ и ПМЛ, изготовленные по биполярной технологии с программированием путем пережигания плавких перемычек. Затем появились ИС, выполненные по КМОП-технологии с плавкими перемычками, далее ИС с ультрафиолетовым и электрическим стиранием записанной информации. Сегодня ПЛМ и ПМЛ выпускаются с использованием всех существующих технологий.
Существует несколько способов расширения функциональных возможностей ПЛИС. Основными из них являются:
- использование дополнительных внешних соединений входных и выходных выводов, то есть введение цепей обратной связи;
- введение в ИС ПЛИС дополнительных элементов, например, триггеров.
Отечественная промышленность выпускает ИС ПЛМ типа К556РТ1 и К1556РТ1, обеспечивающие реализацию восьми выходных функций 16 переменных при максимальном числе термов 48.