- •Бийский технологический институт (филиал)
- •Техника двоичной переработки информации Курс лекций
- •Содержание
- •1 Сопряжение аналоговых и цифровых устройств
- •1.1 Процесс аналого-цифрового преобразования
- •1.2 Процесс цифро-аналогового преобразования
- •1.3 Основные характеристики цап и ацп
- •1.4.1 Цап со взвешивающей резистивной матрицей
- •1.4.2 Цап с матрицей r-2r
- •1.5.1 Ацп последовательного счёта
- •1.5.2 Ацп поразрядного кодирования
- •1.5.3 Ацп параллельного действия
- •1.6 Основное уравнение для цап и ацп
- •Литература
- •Ссылки в интернете
- •Контрольные вопросы к разделу
- •2 Запоминающие устройства
- •2.1 Основные параметры зу
- •2.1.1 Емкость зу
- •2.1.2 Организация зу
- •2.1.3 Время выборки зу
- •2.1.4 Время цикла адреса зу
- •2.2 Зу с одномерной адресацией
- •2.3 Зу с двумерной адресацией
- •2.4 Увеличение объёма памяти зу
- •2.4.1 Построение блока зу требуемой разрядности
- •2.4.2 Увеличение числа хранимых слов зу
- •2.4.3 Увеличение разрядности и числа хранимых слов зу
- •2.5 Аппаратные особенности построения статических озу
- •2.6 Аппаратные особенности построения динамических озу
- •2.7 Аппаратные особенности построения пзу
- •2.7.1 Масочные пзу
- •2.7.2 Программируемые пзу
- •2.7.3 Репрограммируемые пзу
- •Литература
- •Ссылки в интернете
- •Контрольные вопросы к разделу
- •3 Программируемые логические интегральные схемы
- •3.1 Обобщённая структурная схема плис
- •3.2 Применение ппзу в качестве плис
- •3.3 Программируемая матричная логика
- •3.4 Программируемые логические матрицы
- •Литература
- •Ссылки в интернете
- •Контрольные вопросы к разделу
- •4 Основные понятия микропроцессорной техники
- •4.1 Микропроцессор. Основные термины и определения
- •4.2 Классификация мп
- •4.3 Структура типового мп
- •4.3.1 Арифметико-логические устройства
- •4.4 Режимы работы мп
- •4.4.1 Нормальный режим работы мп
- •4.4.2 Режим прерывания
- •4.4.3 Режим ожидания
- •4.4.4 Режим прямого доступа к памяти
- •4.5 Система команд однокристального микропроцессора
- •4.6 Периферийные устройства микропроцессорных систем
- •4.6.1 Универсальный синхронно-асинхронный приёмо-передатчик
- •4.6.2 Таймер-счётчик
- •4.6.3 Устройство ввода/вывода параллельной информации
- •4.6.4 Контроллер прямого доступа к памяти
- •4.6.5 Контроллер прерываний
- •4.6.6 Динамическая индикация
- •4.6.7 Динамическая клавиатура
- •Литература
- •Ссылки в интернете
- •Контрольные вопросы к разделу
- •Техника двоичной переработки информации
2.4.3 Увеличение разрядности и числа хранимых слов зу
Используя одновременно метод наращивания разрядности и метод увеличения числа хранимых слов, можно легко получать блоки памяти требуемой структуры из практически любых ИС ЗУ. При использовании обоих методов одновременно можно строить блоки памяти двумя способами.
По первому способу сначала происходит увеличение разрядности ЗУ, затем полученный блок используется как ИС и строится схема увеличения числа хранимых слов.
По второму способу сначала происходит увеличение числа хранимых слов ЗУ, затем полученный блок используется как ИС и строится схема увеличения разрядности.
Легко понять, что первый способ является более экономичным, так как требует меньших аппаратных затрат (используется меньшее количество дешифраторов).
2.5 Аппаратные особенности построения статических озу
Элементарные ЗЭ статических ОЗУ могут быть выполнены на основе различных типов логических элементов. Каждый из этих типов обладает своими преимуществами и недостатками, определяющими область его применения.
Статические ЭЗЭ, использующие биполярные транзисторы, – это дорогостоящие устройства, выполненные на основе различных триггерных элементов. Данный класс схем обладает на сегодняшний день максимальным быстродействием.
Применение в ЭЗЭ статических ОЗУ полевых транзисторов позволяет получить более высокую степень упаковки элементов, уменьшить стоимость и потребляемую мощность. Однако при этом быстродействие ОЗУ снижается.
2.6 Аппаратные особенности построения динамических озу
В ЭЗЭ динамических ОЗУ информация хранится в виде заряда на конденсаторе. При этом для отождествления напряжения на конденсаторе со значением лог. 0 или лог. 1 оно должно иметь уровни, расположенные в определенном диапазоне. Следует отметить, что любой, даже самый совершенный, конденсатор обладает собственным саморазрядом. Кроме этого, для обеспечения режимов заряда-разряда к конденсатору необходимо подключить дополнительные цепи, сопротивление которых хотя и может быть достаточно большим, но всегда имеет некоторую конечную величину. Вследствие этого заряженный до определённого уровня конденсатор через некоторое время теряет свой заряд и напряжение на нем выходит из зоны отображения исходной логической константы.
Использование памяти такого типа технически оправдано только в случае, когда время хранения информации существенно больше времени, необходимого для ее восстановления. Последнее требует увеличения приведенного сопротивления саморазряда конденсатора, под которым понимается некоторое эквивалентное сопротивление, включенное параллельно конденсатору и учитывающее как собственный саморазряд конденсатора, так и разряд по внешним цепям.
Желание увеличить это сопротивление привело к использованию в ЭЗЭ динамических ОЗУ только полевых транзисторов.
Казалось бы, увеличить время хранения информации в таких ОЗУ можно за счет увеличения емкости конденсатора. Однако, во-первых, при неизменных параметрах цепей заряда-разряда такое решение не изменяет время хранения информации и, во-вторых, требует увеличения площади конденсатора. Последнее применительно к полупроводниковой технологии ведет к уменьшению числа конденсаторов, которые можно разместить на кристалле заданной площади, то есть к уменьшению объема хранимой в ИС информации. Следовательно, этот способ не совместим с полупроводниковой технологией.
Как следует из принципа работы, особенностью динамических ОЗУ является необходимость периодического восстановления (регенерации) заряда на конденсаторах. Для этого информация с ЭЗЭ периодически считывается и затем повторно записывается с восстановлением требуемого уровня напряжения. В реально выпускаемых ОЗУ регенерация заряда конденсаторов ЭЗЭ выполняется через каждые 1...2 мс, что соответствует частоте регенерации 0,5...1 кГц.
По сравнению со статическими динамические ОЗУ обладают меньшим быстродействием, но они существенно проще, дешевле и обеспечивают очень высокую степень интеграции, то есть предполагают разработку ИС с большим объемом хранимой информации. В настоящее время разработаны ИС динамических ОЗУ с организацией 1024М×1 и более.