2.12. Система команд

2.12.1 Команды пересылок

Данная группа состоит из 24 команд. Все команды (кроме MOV PSW, A) не оказывают воздействия на флаги. Команды пересылки данных внутри МК выполняются за один машинный цикл, обмен с внешней памятью и портами требует 2-х машинных циклов.

Структура информационных связей

Мнемоника

- при внутренних пересылках:

MOV (MOV @Rr, #d, MOVA, #d и так далее)

MOVP A, @A - пересылка в А из ПП

Команды обмена

XCH A, Rr (A) (Rr)

XCH A, @Rr (A) ((Rr))

XCHD A, @Rr ( ) (( ))

2.12.2. Группа команд арифметической и логической обработки

В МК выполняются операции:

- сложение;

- DCR;

- INC;

- десятичная коррекция;

- логические сдвиги;

- &, V, NOT, XOR над содержимым А, внутр. ОЗУ, POН

один из операндов в А, результат В А.

- отсутствует операция вычитания;

- отсутствуют операции с внешней памятью.

Команды арифметической обработки:

1. сложение без учета переноса

ADD A, Rr – регистр. адр-я;

ADD A, #d – непоср. адр-я;

ADD A, @Rr – косв.-регистр. адресация;

2. сложение с учетом переноса

ADD С A, Rr

ADD С A, #d

ADD С A, @Rr

3) коррекция результата сложение двоично-десятичных чисел

DA A

если (( ) > 9 V (AC)=1),

то ( ) ( )+6, затем

если ( ) > 9 ) V ((C)=1),

то ( ) ( )+6

4) команды инкремента

INC A,

INC Rr,

INC @ Rr.

5) команды декремента

DEC A,

DEC Rr.

Команды логической обработки

1. Команды сдвига

   1. Циклический сдвиг влево на 1 разряд восьмью разрядами

RLA

2. Сдвиг влево девятью разрядами

RLCA

3. Сдвиг вправо восьмью разрядами

RR A

4. Сдвиг вправо десятью разрядами

RRC A

5. Обмен тетрад в А

SWAP A ( ) ( )

2. Логическое умножение

ANL A, Rr

ANL A, #d

ANL A, @Rr

3. Логическое сложение

ORL A, Rr

ORL A, #d

ORL A, @Rr

4. XOR

XRL A, Rr

XRL A, #d

XRL A, @Rr

5. Команды побитовой манипуляции

CLR A 0 A

CPL A ( ) A

CLR C 0 C

CPL C ( ) C

CLR F0 0 F0

CPL F0 ( ) F0

CLR F1 0 F1

CPL F1 ( ) F1

3. Команды ввода-вывода

Обмен данными между ВУ и МК через три 8-и разрядных порта P0, P1, P2, встроенных в МК и 4-е внешних 4-х разрядных порта.

Внутренние встроенные порты

Порт 0 (шина BUS) - двунаправленная 8-ми разрядная с фиксацией выведенных данных и стробируемым вводом.

Порт 1,2 - квазидвунаправленные, 8-ми разрядные с фиксацией выходных данных. Выходные порты могут расширяться за счет портов - при подключении дополнит. БИС КР 580 ВР 43 (i 8243), называемая расширителем портов.

Коды ввода портов 0,1,2

IN A, Pp p=

INS A, BUS

Коды вsвода

OUTL Pp, A p=

OUTL BUS, A

Коды логических операций над содержимым портов

ANL Pp, #d

ANL BUS, #d

ORL Pp, #d

ORL BUS, #d

2.12.4. Расширение адресного пространства ву

может осуществляться.

1. специализированными БИС КР 580 ВР 43 (i 8243) организацией дополнительных портов - .

2. интерфейсные БИС ВВ51, ВВ55.

3. стандартные ТТЛ – элементы (шинные формирователи, буферные регистры и так далее).

Команды ввода/вывода с внешними портами.

Команды пересылок с портами - аналогичны командам обмена во встроенных портах P0, P1, P2 и в кодах логических операций «И», «ИЛИ» позволяют выполнить преобразования содержимых портов и аккумулятора.

Для организации связи с портами - используются младшие 4-и линии порта P2 (P2.0 – P2.3) через БИС КР 580 ВР 43.

Обмен с БИС ВР 43 осуществляется за два машинных цикла последовательно двумя тетрадами. Сначала передается код команды, а вторая тетрада – собственно данные.

Формат команды

А	А	Адрес порта
0	0	Р4
0	1	Р5
1	0	Р6
1	1	Р7

I	I	Операции
0	0	ввод
0	1	вывод
1	0	ANL
1	1	ORL

При передачах между МК и внешними портами необходимо сначала установить тип операции.

Передача тетрад сопровождается сигналом синхронизации по выходу PROG.

В обмене участвуют 4-е младших разряда А.

Команды вывода

MOVD Pp, A

Команды ввода

MOVD A, Pp (Pp) 0

Команды логических преобразований

ANLD Pp, A

ORLD Pp, A

Схема расширения ввода/вывода с помощью БИС КР 580 ВР 43

EA =1 – внешняя память программы

EA=0 – внутренняя

В первом машинном цикле по срезу сигнала PROG передается код операции, а во втором по фронту PROG – полубайт данных

Если БИС несколько, то на CS при линейной адресации могут использоваться 4-е оставшихся выхода порта 2 (или непосредственно – то линейная адресация, или через DC) или линии порта 1.