- •1. Однокристальные микро эвм (омэвм)
- •1.1. Общие особенности управляющих микроконтроллеров.
- •1.2 Структура мк-системы управления
- •1.3. Четырехразрядные микроконтроллеры.
- •2. Микроконтроллеры семейства mcs48
- •2.1. Состав семейства mcs-48
- •2.3. Формат слова состояния
- •2.4. Условия логических переходов
- •2.5. Память программ (пп)
- •2.6. Память данных (пд)
- •2.7. Организация ввода/вывода омэвм
- •2.9. Схема синхронизации и управления мк
- •2.10 Основные отладочные режимы работы
- •2.12. Система команд
- •2.12.1 Команды пересылок
- •2.12.4. Расширение адресного пространства ву
- •2.12.5. Команды передачи управления.
- •1. Коды условных переходов
- •2. Команды безусловного перехода
- •2.12.6. Команды управления режимом работы мк
- •3. Методы расширения адресного пространства.
- •Схемная реализация метода базовых регистров.
- •4. Семейство омэвм к1816ве31/51 (iMcs-51)
- •4.1. Назначение выводов
- •4.2. Структурная схема i8051
- •4.3.Арифметико-логическое устройство
- •4.4. Организация памяти
- •4.4.1. Память программ (пзу).
- •4.4.2. Память данных (озу).
- •4.5. Область регистров специального назначения (рсн).
- •4.6. Синхронизация омэвм
- •4.7. Порты ввода-вывода.
- •Устройство портов.
- •Особенности электрических характеристик портов.
- •4.8. Таймер-счетчики
- •Режимы работы т/с.
- •4.9. Система прерываний
- •Выполнение подпрограммы прерывания. Система прерываний формирует аппаратный вызов (lcall) соответствующей подпрограммы обслуживания, если она не заблокирована одним из следующих условий:
- •4.10. Последовательный канал.
- •Скорость приема-передачи.
- •4.11.Работа с внешней памятью микроконтроллера 8051.
- •4.12. Режимы микроконтроллера 8051 с пониженным энергопотреблением.
- •4.13. Система команд кр1816ве51
- •4.13.1. Общая характеристика.
- •4.13.2. Типы команд
- •4.13.3. Способы адресации
- •5 Старших разрядов адреса рсн
- •4.13.4. Команды логического процессора
- •4.13.5. Команды пересылок
- •4.13.6. Команды логической обработки
- •4.13.7. Команды арифметической обработки
- •4.13.8. Команда передачи управления
- •5. Расширения микропроцессоров семейства mcs-51/52.
- •5.5. Маркировка микроконтроллеров фирмы Intel.
- •5.6. Pca микроконтроллера 8051.
- •Регистр режимов pca таймера-счетчика cmod.
- •Регистр управления рса таймером-счетчиком ccon.
- •5.8. Модули сравнения-захвата pca микроконтроллеров mcs-51.
- •Регистр режимов модуля сравнения захвата ссарМn.
- •Режимы работы рса.
- •5.9. Режимы работы pca микроконтроллеров семейства mcs-51. Режим захвата.
- •Режим 16-разрядного программируемого таймера.
- •Режим скоростного вывода.
- •Режим сторожевого таймера (watchdog timer).
- •Режим генерации импульсов заданной скважности.
- •5.10 Аналого-цифровой преобразователь микроконтроллеров семейства mcs-51.
- •Adcon - Регистр управления преобразователем.
- •Addat - регистр результатав преобразования.
- •Dapr - регистр программирования опорных напряжений ацп.
- •Синхронизация ацп и время преобразования.
- •5.11. Таймер счетчик т/с2 микроконтроллера 8052.
- •Регистр управление таймера/счетчика 2 t2com.
- •Режимы работы таймера/счетчика 2.
- •Регистр режима таймера/счетчика 2 т2моd.
- •Дополнительный регистр приоритетов прерываний iрн.
- •6. Семейство mcs-251
- •7. Однокристальные микроконтроллеры Intel mcs-96.
- •7.1 Общая характеристика.
- •7.2. Структура микроконтроллера.
- •7.3. Периферийные устройства. Устройства ввода и вывода данных.
- •Устройство ввода и вывода дискретных сигналов.
- •Устройства ввода и вывода аналоговых сигналов
- •Устройства обмена данными с другими микроконтроллерами и центральным процессором.
- •Устройства приема и обслуживания запросов прерывания.
- •Устройства контроля правильности функционирования микроконтроллера.
- •7.4. Характеристики микроконтроллеров подсемейств.
- •7.5. Почему 80c196 быстрее, чем 8051?
2.7. Организация ввода/вывода омэвм
Для связи МК 48 с объектом управления, для ввода и вывода информации используются 27 линий. Эти линии сгруппированы в три порта по 8 линий в каждом и могут быть использованы для ввода/вывода через двунаправленные линии. Еще 3 линии:
INT – вход запроса прерывания от внешнего источника;
Т0 – ввод тестируемого сигнала от двоичного датчика объекта управления: кроме того по команде ENT 0 CLK по этой линии может выдаваться сигнал синхронизации;
Т1 – ввод тестируемого сигнала или в качестве счетчика событий (STRT CNT).
Специальная схемотехника портов Р1 и Р2, которая получила название квазидвунаправленной, позволяет выполнить ввод, вывод или ввод/вывод.
При выводе данных они фиксируются в буфере (в регистре порта, состоящем из 8-ми Д-триггеров). При вводе данные не фиксируются и байт данных должен удерживаться на ШД до окончания операции чтения.
Каждая линия порта 1,2 на выходе подключена через R=50кОМ к источнику +5В и при запертых триггерах Т1 и Т2 на выходе обеспечивается напряжение логической 1 и ток достаточной (порядка 100мкА) для нормального функционирования ТТЛ – нагрузки.
Высокое входное сопротивление позволяет использовать линию в качестве входной.
Режим вывода
При записи 1 в Д-триггер одновременно с переключением Д-триггера открывается клапан, который на 0,5 мкс включает транзистор Т1 с сопротивлением канала 5кОм, что увеличивает импульс тока, ускоряющего процесс перезаряда паразитной емкости в нагрузке. При записи 0 открывается Т2 и через сопротивление R 300 Ом соединяет нагрузку с общей шиной.
Режим ввода
Для ввода данных все разряды порта должны быть установлены в 1, в противном случае вход шунтирован R 300 Ом.
Сигнал RST автоматически записывает во все линии портов 1 и 2 сигнал 1.
Если линии порта не установлены в 1, то восполняется поразрядное логическое умножение над вводимыми данными и содержимым порта.
Данные, выведенные через порт 1,2 могут логически умножаться и складываться
ORL P1, #data
ANL P1, #data,
c непосредственно заданными операндами.
В системе команд МК есть команды, которые позволяют выполнить запись нулей и единиц в любой разряд или группу разрядов порта, но так как в этих командах маска задается непосредственным операндом, то необходимо знать распределение сбрасываемых и устанавливаемых линий на этапе разработки прикладной программы. В этом случае, если маска вычисляется программой и заранее неизвестна, в ОЗУ необходимо иметь копию состояния порта вывода. Необходимость этой процедуры вызвана тем, что в МК отсутствует возможность выполнить операцию чтение значения портов Р1 и Р2 для определения прежнего состояния порта вывода.
Младшие 4 бита порта Р2 могут быть использованы для расширения МК системы по вводу/выводу через младшие 4 бита порта Р2 по специальным командам обращения возможен доступ к 4 внешним четырехбитным портам ввода/вывода P4 P7.
Порт 0
Представляет из себя двунаправленный буфер с 3-мя состояниями и предназначен для побайтного ввода/вывода или ввода/вывода информации. Если порт BUS используется для двунаправленных передач при обращении к ВПД, то обмен информацией через него выполняется по командам MOVX. При выводе байта генерируется стробирующий сигнал WR, а выводимый байт фиксируется в буферном регистре. При вводе байта генерируется стробирующий сигнал RD, но вводимый байт в буферном регистре не фиксируется. В отсутствие передач порт BUS по своим выходам находится в высокоимпедансном состоянии.
Вводимые и выводимые через порт BUS байты можно маскировать с помощью команд ORL и ANL, что позволяет выделять и обрабатывать в байте отдельный бит или группу бит.
Вывод – OUTL
Ввод – INS
Ввод/вывод – MOVX
По команде OUTL байт фиксируется в буферном регистре порта BUS, а команда MOVX уничтожает содержимое буферного регистра порта BUS (команда INS не уничтожает содержимое буферного регистра порта).
Через порт 0 выводится 8 младших разрядов адреса, сопровождаемые сигналом ALE.
2.8. Счетчик – таймер
Внутренний 8-ми – битный двоичный суммирующий счетчик может быть использован для формирования временных задержек и для подсчета внешних событий по входу Т1.
Работа счетчика в обоих режимах одинакова; изменяются источники сигналов. Таймер-счетчик состоит из:
- делителя на 32,
- собственного 8-ми – разрядного суммирующего счетчика,
- флага переполнения TF.
В режиме таймера на вход Т/С подается частота , где
- частота внешнего кварцевого резонатора;
480 = 32(предварительный делитель таймера) * 15(внутренняя схема делителя фаз цикла).
(так как 8 разрядов)
при =6МГц
80мкс 12,5кГц =
Для изменения min и max задаваемых интервалов можно использовать Т/С в режиме счетчика от генератора внешней частоты или накопления результатов переполнения Т/С.
В режиме счетчика событий
внутренний счетчик увеличивает свое состояние каждый раз, когда сигнал на входе Т1 переходит из состояния 1 в 0. минимально возможное время между двумя входными сигналами равно 7,5 мкс (3 машинных цикла при использовании резонатора 6МГц). Минимальная длительность единичного сигнала на входе Т1 составляет 0,5 мкс.
Запуск таймер – счетчика
Осуществляется командами: STRT T или STRT CNT
Остановка
STOP TCNT
Предустановка
MOV T, A
Чтение состояния Т/С
MOV A, T
Переполнение Т/С пролех. При переходе от FF 00.
При этом:
формируется сигнал запроса прерываний при прг. разрешении кот. происходит переход к ячейке 0007h.
Разрешение прерываний (программное)
EN TCNT I
Запрещение
DIS TCNT I
независимо от сигнала запроса прерывания устанавливается триггер прерывания Т/С, который анализируется командой перехода JTF; после выполнения команды она сбрасывает триггер прерывания.