- •1. Однокристальные микро эвм (омэвм)
- •1.1. Общие особенности управляющих микроконтроллеров.
- •1.2 Структура мк-системы управления
- •1.3. Четырехразрядные микроконтроллеры.
- •2. Микроконтроллеры семейства mcs48
- •2.1. Состав семейства mcs-48
- •2.3. Формат слова состояния
- •2.4. Условия логических переходов
- •2.5. Память программ (пп)
- •2.6. Память данных (пд)
- •2.7. Организация ввода/вывода омэвм
- •2.9. Схема синхронизации и управления мк
- •2.10 Основные отладочные режимы работы
- •2.12. Система команд
- •2.12.1 Команды пересылок
- •2.12.4. Расширение адресного пространства ву
- •2.12.5. Команды передачи управления.
- •1. Коды условных переходов
- •2. Команды безусловного перехода
- •2.12.6. Команды управления режимом работы мк
- •3. Методы расширения адресного пространства.
- •Схемная реализация метода базовых регистров.
- •4. Семейство омэвм к1816ве31/51 (iMcs-51)
- •4.1. Назначение выводов
- •4.2. Структурная схема i8051
- •4.3.Арифметико-логическое устройство
- •4.4. Организация памяти
- •4.4.1. Память программ (пзу).
- •4.4.2. Память данных (озу).
- •4.5. Область регистров специального назначения (рсн).
- •4.6. Синхронизация омэвм
- •4.7. Порты ввода-вывода.
- •Устройство портов.
- •Особенности электрических характеристик портов.
- •4.8. Таймер-счетчики
- •Режимы работы т/с.
- •4.9. Система прерываний
- •Выполнение подпрограммы прерывания. Система прерываний формирует аппаратный вызов (lcall) соответствующей подпрограммы обслуживания, если она не заблокирована одним из следующих условий:
- •4.10. Последовательный канал.
- •Скорость приема-передачи.
- •4.11.Работа с внешней памятью микроконтроллера 8051.
- •4.12. Режимы микроконтроллера 8051 с пониженным энергопотреблением.
- •4.13. Система команд кр1816ве51
- •4.13.1. Общая характеристика.
- •4.13.2. Типы команд
- •4.13.3. Способы адресации
- •5 Старших разрядов адреса рсн
- •4.13.4. Команды логического процессора
- •4.13.5. Команды пересылок
- •4.13.6. Команды логической обработки
- •4.13.7. Команды арифметической обработки
- •4.13.8. Команда передачи управления
- •5. Расширения микропроцессоров семейства mcs-51/52.
- •5.5. Маркировка микроконтроллеров фирмы Intel.
- •5.6. Pca микроконтроллера 8051.
- •Регистр режимов pca таймера-счетчика cmod.
- •Регистр управления рса таймером-счетчиком ccon.
- •5.8. Модули сравнения-захвата pca микроконтроллеров mcs-51.
- •Регистр режимов модуля сравнения захвата ссарМn.
- •Режимы работы рса.
- •5.9. Режимы работы pca микроконтроллеров семейства mcs-51. Режим захвата.
- •Режим 16-разрядного программируемого таймера.
- •Режим скоростного вывода.
- •Режим сторожевого таймера (watchdog timer).
- •Режим генерации импульсов заданной скважности.
- •5.10 Аналого-цифровой преобразователь микроконтроллеров семейства mcs-51.
- •Adcon - Регистр управления преобразователем.
- •Addat - регистр результатав преобразования.
- •Dapr - регистр программирования опорных напряжений ацп.
- •Синхронизация ацп и время преобразования.
- •5.11. Таймер счетчик т/с2 микроконтроллера 8052.
- •Регистр управление таймера/счетчика 2 t2com.
- •Режимы работы таймера/счетчика 2.
- •Регистр режима таймера/счетчика 2 т2моd.
- •Дополнительный регистр приоритетов прерываний iрн.
- •6. Семейство mcs-251
- •7. Однокристальные микроконтроллеры Intel mcs-96.
- •7.1 Общая характеристика.
- •7.2. Структура микроконтроллера.
- •7.3. Периферийные устройства. Устройства ввода и вывода данных.
- •Устройство ввода и вывода дискретных сигналов.
- •Устройства ввода и вывода аналоговых сигналов
- •Устройства обмена данными с другими микроконтроллерами и центральным процессором.
- •Устройства приема и обслуживания запросов прерывания.
- •Устройства контроля правильности функционирования микроконтроллера.
- •7.4. Характеристики микроконтроллеров подсемейств.
- •7.5. Почему 80c196 быстрее, чем 8051?
4.9. Система прерываний
Упрощенная схема прерываний микро-ЭВМ 8051 показана на рисунке.
.
Внешние прерывания INT 0 и INT 1 могут быть вызваны либо уровнем, либо переходом сигнала из 1 в 0 на входах 8051 в зависимости от значений управляющих бит IT0 и IT1 в регистре TCON. От внешних прерываний устанавливаются флаги IE0 и IE1 в регистре TCON, которые инициируют вызов соответствующей программы обслуживания прерывания. Сброс этих флагов выполняется аппаратно только в том случае, если прерывание было вызвано по переходу (срезу) сигнала. Если же прерывание вызвано уровнем входного сигнала, то сбросом флага I должна управлять соответствующая подпрограмма обслуживания прерывания путем воздействия на источник прерывания с целью снятия им запроса.
Флаги запросов прерывания от таймеров TF0 и TF1 сбрасываются автоматически при передаче управления подпрограмме обслуживания. Флаги запросов прерывания RI и TI устанавливаются блоком управления приемопередатчика аппаратно, но сбрасываться должны программным путем.
Прерывания могут быть вызваны или отменены программой, так как все названные флаги программно доступны и могут быть установлены/ сброшены программой с тем же результатом, как если бы они были установлены/сброшены аппаратными средствами.
Двухуровневая с пятью источниками прерываний. Два внешних – INT0, INT1 и 3 внутренних – от т/с и последовательного порта.
Запросы прерываний фиксируются в регистрах управления таймерами TCON и последовательного канала SCON.
Обозначение прерывания |
Разряд регистра |
Комментарий |
IE0 |
TCON.1 |
внешний запрос по входу INT0 |
IE1 |
TCON.3 |
внешний запрос по входу INT1 |
TF0 |
TCON.5 |
внутренний запрос от т/с 0 |
TF1 |
TCON.7 |
внутренний запрос от т/с 1 |
RI |
SCON.0 |
внутренний запрос от приемника последовательного порта |
TI |
SCON.1 |
внутренний запрос от передатчика последовательного порта |
Прерывания от каждого из источников могут быть программно и независимо друг от друга запрещены или разрешены. Каждому из них может быть присвоен один из двух уровней приоритета (высокий/низкий). Управление системой прерываний осуществляется через 2 регистра: разрешения прерываний IE и управления прерываний IP.
Формат IE.
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
EA |
--- |
--- |
ES |
ETI |
EX1 |
ET0 |
EX0 |
индивидуальное управление разрешением
прерываний
EA – бит запрещения прерываний по всем источникам запросов, при котором значение состояний в остальных разрядах не влияет на работу контроллера.
ES – бит разрешения прерывания по состоянию последовательно канала. Устанавливается и сбрасывается программно.
ET1 - -----//----- т/с1.
EX1 - -----//----- INT1.
ET0 - -----//----- т/с0.
EX0 - -----//----- INT0.
Формат IP.
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
--- |
--- |
--- |
PS |
PT1 |
PX1 |
PT0 |
PX0 |
индивидуальное задание уровней
приоритета прерываний
PS – бит программной установки уровня приоритета прерывания последовательного канала:
1 – высокий
0 – низкий.
PT1 - -----//----- т/с1.
PT0 - -----//----- т/с0.
PX1 - -----//----- INT1.
PX0 - -----//----- INT0.
При одновременном поступлении сигналов запросов прерываний с равными приоритетами порядок обслуживания обеспечивается встроенной схемой арбитража, работа которой соответствует таблице.
Обозначение |
Регистр |
Источник |
Порядок обслуживания |
PX0 |
IP.0 |
INT0 |
0 (высший) |
PT0 |
IP.1 |
T/C0 |
1 |
PX1 |
IP.2 |
INT1 |
2 |
PT1 |
IP.3 |
T/C1 |
3 |
PS |
IP.4 |
последовательный канал |
4 (низший) |
При фиксации запросов прерываний от каждого из источников МК генерирует команду LCALL vect перехода на п/п обработки запроса прерывания, обеспечивая аппаратный переход к адресу vect одной из п/п обслуживания. Каждая п/п имеет собственный алрес.
Источник прерывания |
Начальный адрес п/п |
INT0 |
0003h |
T/C0 |
000Bh |
INT1 |
0013h |
T/C1 |
001Bh |
последовательный канал |
0023h |
Анализируются запросы прерываний в конце каждого машинного цикла и подтверждаются установкой одного из двух внутренних триггеров (высшего и низшего приоритетов) с последующим аппаратным вызовом п/п.