- •1. Однокристальные микро эвм (омэвм)
- •1.1. Общие особенности управляющих микроконтроллеров.
- •1.2 Структура мк-системы управления
- •1.3. Четырехразрядные микроконтроллеры.
- •2. Микроконтроллеры семейства mcs48
- •2.1. Состав семейства mcs-48
- •2.3. Формат слова состояния
- •2.4. Условия логических переходов
- •2.5. Память программ (пп)
- •2.6. Память данных (пд)
- •2.7. Организация ввода/вывода омэвм
- •2.9. Схема синхронизации и управления мк
- •2.10 Основные отладочные режимы работы
- •2.12. Система команд
- •2.12.1 Команды пересылок
- •2.12.4. Расширение адресного пространства ву
- •2.12.5. Команды передачи управления.
- •1. Коды условных переходов
- •2. Команды безусловного перехода
- •2.12.6. Команды управления режимом работы мк
- •3. Методы расширения адресного пространства.
- •Схемная реализация метода базовых регистров.
- •4. Семейство омэвм к1816ве31/51 (iMcs-51)
- •4.1. Назначение выводов
- •4.2. Структурная схема i8051
- •4.3.Арифметико-логическое устройство
- •4.4. Организация памяти
- •4.4.1. Память программ (пзу).
- •4.4.2. Память данных (озу).
- •4.5. Область регистров специального назначения (рсн).
- •4.6. Синхронизация омэвм
- •4.7. Порты ввода-вывода.
- •Устройство портов.
- •Особенности электрических характеристик портов.
- •4.8. Таймер-счетчики
- •Режимы работы т/с.
- •4.9. Система прерываний
- •Выполнение подпрограммы прерывания. Система прерываний формирует аппаратный вызов (lcall) соответствующей подпрограммы обслуживания, если она не заблокирована одним из следующих условий:
- •4.10. Последовательный канал.
- •Скорость приема-передачи.
- •4.11.Работа с внешней памятью микроконтроллера 8051.
- •4.12. Режимы микроконтроллера 8051 с пониженным энергопотреблением.
- •4.13. Система команд кр1816ве51
- •4.13.1. Общая характеристика.
- •4.13.2. Типы команд
- •4.13.3. Способы адресации
- •5 Старших разрядов адреса рсн
- •4.13.4. Команды логического процессора
- •4.13.5. Команды пересылок
- •4.13.6. Команды логической обработки
- •4.13.7. Команды арифметической обработки
- •4.13.8. Команда передачи управления
- •5. Расширения микропроцессоров семейства mcs-51/52.
- •5.5. Маркировка микроконтроллеров фирмы Intel.
- •5.6. Pca микроконтроллера 8051.
- •Регистр режимов pca таймера-счетчика cmod.
- •Регистр управления рса таймером-счетчиком ccon.
- •5.8. Модули сравнения-захвата pca микроконтроллеров mcs-51.
- •Регистр режимов модуля сравнения захвата ссарМn.
- •Режимы работы рса.
- •5.9. Режимы работы pca микроконтроллеров семейства mcs-51. Режим захвата.
- •Режим 16-разрядного программируемого таймера.
- •Режим скоростного вывода.
- •Режим сторожевого таймера (watchdog timer).
- •Режим генерации импульсов заданной скважности.
- •5.10 Аналого-цифровой преобразователь микроконтроллеров семейства mcs-51.
- •Adcon - Регистр управления преобразователем.
- •Addat - регистр результатав преобразования.
- •Dapr - регистр программирования опорных напряжений ацп.
- •Синхронизация ацп и время преобразования.
- •5.11. Таймер счетчик т/с2 микроконтроллера 8052.
- •Регистр управление таймера/счетчика 2 t2com.
- •Режимы работы таймера/счетчика 2.
- •Регистр режима таймера/счетчика 2 т2моd.
- •Дополнительный регистр приоритетов прерываний iрн.
- •6. Семейство mcs-251
- •7. Однокристальные микроконтроллеры Intel mcs-96.
- •7.1 Общая характеристика.
- •7.2. Структура микроконтроллера.
- •7.3. Периферийные устройства. Устройства ввода и вывода данных.
- •Устройство ввода и вывода дискретных сигналов.
- •Устройства ввода и вывода аналоговых сигналов
- •Устройства обмена данными с другими микроконтроллерами и центральным процессором.
- •Устройства приема и обслуживания запросов прерывания.
- •Устройства контроля правильности функционирования микроконтроллера.
- •7.4. Характеристики микроконтроллеров подсемейств.
- •7.5. Почему 80c196 быстрее, чем 8051?
Выполнение подпрограммы прерывания. Система прерываний формирует аппаратный вызов (lcall) соответствующей подпрограммы обслуживания, если она не заблокирована одним из следующих условий:
в данный момент обслуживается запрос прерывания равного или высокого уровня приоритета;
текущий машинный цикл — не последний в цикле выполняемой команды;
выполняется команда RETI или любая команда, связанная с обращением к регистрам IЕ или IP
Отметим, что если флаг прерывания был установлен, но по одному из указанных выше условий не получил обслуживания и к моменту окончания блокировки уже сброшен, то запрос прерывания теряется и нигде не запоминается.
По аппаратно сформированному коду LCALL система прерывания помещает в стек только содержимое счетчика команд (PC) и загружает в него адрес вектора соответствующей подпрограммы обслуживания. По адресу вектора должна быть расположена команда безусловной передачи управления (JMP) к начальному адресу подпрограммы обслуживания прерывания. В случае необходимости она должна начинаться командами записи в стек (PUSH) слова состояния программы (PSW), аккумулятора, расширителя, указателя данных и т.д. и должна заканчиваться командами восстановления из стека (POP). Подпрограммы обслуживания прерывания должны завершаться командой RETI, по которой в счетчик команд перезагружается из стека сохраненный адрес возврата в основную программу. Команда RET также возвращает управление прерванной основной программе, но при этом не снимут блокировку прерываний, что приводит к необходимости иметь программный механизм анализа окончания процедуры обслуживания данного прерывания.
4.10. Последовательный канал.
Предназначен для связи с периферийными устройствами и построения распределенных систем. В отдельных случаях может заменять БИС последовательного интерфейса.
В состав блока ПИП входят: буфер ПИП, логика управления ПИП, регистр управления, буфер передатчика, буфер приемника, приемник/передатчик последовательного порта, регистр приоритетов прерываний, регистр разрешения прерываний, логика обработки флагов прерываний и схема выработки вектора.
Буфер ПИП обеспечивает побайтовый обмен информацией между внутренней магистралью данных и шиной ПИП.
Логика управления ПИП предназначена для выработки сигналов управления, обеспечивающих четыре режима работы последовательного интерфейса, и организации прерывания программ.
Порт имеет два внешних вывода TXD, RXD, соединенные с 2-мя программно-недоступными сдвигающими регистрами. До момента завершения приема-передачи данные находятся в РСН SBUF (99h).
Управление работой последовательно порта осуществляется через регистр SCON.
Формат SCON.
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
SM0 |
SM1 |
Sm2 |
REN |
TB8 |
RB8 |
TI |
RI |
SM1 |
0 |
0 |
1 |
1 |
SM0 |
0 |
1 |
0 |
1 |
режим |
0 |
1 |
2 |
3 |
Режим 0 – синхронный ввод/вывод с частотой fCR/12. По выводу RXD осуществляется прием или передача раздельно, а по выводу TXD – передача синхроимпульсов, сопровождающих биты передаваемого символа.
Режим 1 – асинхронный 10-ю битовыми посылками с переменной скоростью передачи, определяемой таймер-счетчиком. Формат символа:
старт-бит – нулевая посылка
8 информационных бит (младший вначале)
стоп-бит – единичная посылка.
При приеме посылки стоп-бит поступает на разряд RB8.
Режим 2 – асинхронный 11-битовыми посылками со скоростью передачи со скоростью передачи fCR/64, fCR/32. Формат символа:
старт-бит – нулевая посылка
8 информационных бит (младший вначале)
бит контроля на четность
стоп-бит – единичная посылка
Предусмотрена возможность программного контроля приема на четность, когда бит четности анализируется по состоянию RB8. При передаче берется адаптером из TB8.Бит паритета можно брать, например, из бита PSW.0, который формируется аппаратно.
В данном режиме стоп-бит игнорируется.
Режим 3 – асинхронный с 11-битовыми посылками, аналогичный режиму 2, но с переменной скоростью, определяемой таймер-счетчиком.
SM2 – флаг управления режимом. Устанавливается и сбрасывается программно для запрещения приема кодов, у которых девятый разряд равен 0.
Для режима 1 это соответствует контролю принятого кода на наличие стоп-бита. Для режимов 2 и 3 в зависимости от состояния RB8 позволяет разделить принимаемые коды на два типа. Это позволяет упростить организацию протокола обмена в многомашинной системе.
REN – флаг разрешения приема. Устанавливается и сбрасывается программно.
TB8 – разряд, устанавливаемый в режиме передачи в качестве девятого разряда в режимах 2 и 3. Устанавливается программно. В режиме 0 не используется.
RB8 – разряд, устанавливаемый в режиме приема аппаратно по состоянию девятого разряда. В режиме 0 не используется.
TI – флаг прерывания от передатчика. Устанавливается аппаратно, когда байт данных передан, а сбрасывается программно после выполнения программы обслуживания.
RI – флаг прерывания от приемника. Устанавливается аппаратно, когда байт данных принят, а сбрасывается программно после выполнения программы обслуживания.
Буфер передатчика предназначен для приема с шины ПИП параллельной информации и выдачи ее в виде последовательного потока символов на передатчик последовательного порта.
Буфер приемника предназначен для приема данных в виде последовательного потока символов с последовательного порта, преобразования их в параллельный вид, хранения и выдачи в параллельном виде на внутреннюю шину ПИП.
Буфер приемника и буфер передатчика при программном доступе имеют одинаковое имя (SBUF) и адрес (99Н). Если команда использует SBUF как регистр источника, то обращение происходит к буферу приемника. Если команда использует SBUF как регистр назначения, то обращение происходит к буферу передатчика.
Во всех четырех режимах работы последовательного порта передача инициируется любой командой, которая использует SBUF как регистр назначения. Прием в режиме 0 инициируется условием RI=0 и REN=1. В остальных режимах прием инициируется приходом старт-бита, если REN=1.
Приемник/передатчик последовательного порта предназначен для приема последовательного потока символов со входа последовательного порта, выделения данных и выдачи их в буфер приемника, а также для приема последовательных данных с буфера передатчика, преобразования их в последовательный поток символов и выдачи его на выход последовательного порта.