- •1. Однокристальные микро эвм (омэвм)
- •1.1. Общие особенности управляющих микроконтроллеров.
- •1.2 Структура мк-системы управления
- •1.3. Четырехразрядные микроконтроллеры.
- •2. Микроконтроллеры семейства mcs48
- •2.1. Состав семейства mcs-48
- •2.3. Формат слова состояния
- •2.4. Условия логических переходов
- •2.5. Память программ (пп)
- •2.6. Память данных (пд)
- •2.7. Организация ввода/вывода омэвм
- •2.9. Схема синхронизации и управления мк
- •2.10 Основные отладочные режимы работы
- •2.12. Система команд
- •2.12.1 Команды пересылок
- •2.12.4. Расширение адресного пространства ву
- •2.12.5. Команды передачи управления.
- •1. Коды условных переходов
- •2. Команды безусловного перехода
- •2.12.6. Команды управления режимом работы мк
- •3. Методы расширения адресного пространства.
- •Схемная реализация метода базовых регистров.
- •4. Семейство омэвм к1816ве31/51 (iMcs-51)
- •4.1. Назначение выводов
- •4.2. Структурная схема i8051
- •4.3.Арифметико-логическое устройство
- •4.4. Организация памяти
- •4.4.1. Память программ (пзу).
- •4.4.2. Память данных (озу).
- •4.5. Область регистров специального назначения (рсн).
- •4.6. Синхронизация омэвм
- •4.7. Порты ввода-вывода.
- •Устройство портов.
- •Особенности электрических характеристик портов.
- •4.8. Таймер-счетчики
- •Режимы работы т/с.
- •4.9. Система прерываний
- •Выполнение подпрограммы прерывания. Система прерываний формирует аппаратный вызов (lcall) соответствующей подпрограммы обслуживания, если она не заблокирована одним из следующих условий:
- •4.10. Последовательный канал.
- •Скорость приема-передачи.
- •4.11.Работа с внешней памятью микроконтроллера 8051.
- •4.12. Режимы микроконтроллера 8051 с пониженным энергопотреблением.
- •4.13. Система команд кр1816ве51
- •4.13.1. Общая характеристика.
- •4.13.2. Типы команд
- •4.13.3. Способы адресации
- •5 Старших разрядов адреса рсн
- •4.13.4. Команды логического процессора
- •4.13.5. Команды пересылок
- •4.13.6. Команды логической обработки
- •4.13.7. Команды арифметической обработки
- •4.13.8. Команда передачи управления
- •5. Расширения микропроцессоров семейства mcs-51/52.
- •5.5. Маркировка микроконтроллеров фирмы Intel.
- •5.6. Pca микроконтроллера 8051.
- •Регистр режимов pca таймера-счетчика cmod.
- •Регистр управления рса таймером-счетчиком ccon.
- •5.8. Модули сравнения-захвата pca микроконтроллеров mcs-51.
- •Регистр режимов модуля сравнения захвата ссарМn.
- •Режимы работы рса.
- •5.9. Режимы работы pca микроконтроллеров семейства mcs-51. Режим захвата.
- •Режим 16-разрядного программируемого таймера.
- •Режим скоростного вывода.
- •Режим сторожевого таймера (watchdog timer).
- •Режим генерации импульсов заданной скважности.
- •5.10 Аналого-цифровой преобразователь микроконтроллеров семейства mcs-51.
- •Adcon - Регистр управления преобразователем.
- •Addat - регистр результатав преобразования.
- •Dapr - регистр программирования опорных напряжений ацп.
- •Синхронизация ацп и время преобразования.
- •5.11. Таймер счетчик т/с2 микроконтроллера 8052.
- •Регистр управление таймера/счетчика 2 t2com.
- •Режимы работы таймера/счетчика 2.
- •Регистр режима таймера/счетчика 2 т2моd.
- •Дополнительный регистр приоритетов прерываний iрн.
- •6. Семейство mcs-251
- •7. Однокристальные микроконтроллеры Intel mcs-96.
- •7.1 Общая характеристика.
- •7.2. Структура микроконтроллера.
- •7.3. Периферийные устройства. Устройства ввода и вывода данных.
- •Устройство ввода и вывода дискретных сигналов.
- •Устройства ввода и вывода аналоговых сигналов
- •Устройства обмена данными с другими микроконтроллерами и центральным процессором.
- •Устройства приема и обслуживания запросов прерывания.
- •Устройства контроля правильности функционирования микроконтроллера.
- •7.4. Характеристики микроконтроллеров подсемейств.
- •7.5. Почему 80c196 быстрее, чем 8051?
Адрес бита в РСН5 Старших разрядов адреса рсн
3. Косвенно-регистровая адресация используется при к встроенному ОЗУ и внешней памяти.
В первом случае используются регистры R0, R1 и указатель стека при выполнении команд PUSH, POP (данные команды можно также отнести к безадресным командам).
MOV A, @R ((Rr)) A r= 0, 1
PUSH direct (direct) SP
Во втором случае при обращении к внешней памяти данных используется адресный указатель DPTR.
MOVX A, @DPTR ((DPTR)) A
MOVX @DPTR, A (A) (DPTR)
4.Непосредственая адресация – задание 8 и 16-разрядных констант в кодах команд
ADD A, #data8
MOV DPTR, #data16
5. Непосредственная адресация по содержимому базового и индексного регистров.
В качестве базовых регистров могут быть использованы DPTR и PC, а в качестве индексного – содержимое аккумулятора.
(DPTR)+(A)
(PC)+(A)
MOVC A, @A+DPTR ((DPTR)+(A))A
MOVC A, @A+PC ((PC)+(A))A
4.13.4. Команды логического процессора
Логический процессор предназначен для побитовой обработки данных. Функции аккумулятора выполняет триггер переноса С. В качестве источников – 16 бит-адресуемых регистров ОЗУ и 11 регистров РСН.
Команды ЛП могут устанавливать бит, сбрасывать, перемещать, инвертировать и тестировать (для команд условных переходов).
Кроме того, между аккумулятором процессора (С) и адресуемым битом могут выполняться операции логического умножения и сложения.
ANL C, bit ©&(bit)C
ORL C, bit ©(bit)C
SETB bit 1bit
CLR bit 0bit
-
Название команды
Мнемокод
КОП
Т
Б
Ц
Операция
Сброс переноса
CLR С
11000011
1
1
1
© 0
Сброс бита
CLR bit
11000010
4
2
1
(b) 0
Установка переноса
SETB С
11010011
1
1
1
© 1
Установка бита
SETB bit
11010010
4
2
1
(b) 1
Инверсия переноса
CPL С
10110011
1
1
1
© NOT©
Инверсия бита
CPL bit
10110010
4
2
1
(b) NOT(b)
Логическое И бита и переноса
ANL С, bit
10000010
4
2
2
© © AND (b)
Логическое И инверсии бита и переноса
ANL С, /bit
10110000
4
2
2
© © AND (NOT(b))
Логическое ИЛИ бита и переноса
ORL С, bit
01110010
4
2
2
© © OR (b)
Логическое ИЛИ инверсии бита и переноса
ORL С, /bit
10100000
4
2
2
© © OR (NOT(b))
Пересылка бита в перенос
MOV С, bit
10100010
4
2
1
© (b)
Пересылка переноса в бит
MOV bit, С
10010010
4
2
2
(b) (C)