
- •18.2. Характеристики и параметры логических элементов
- •2. Транзисторно−транзисторная логика (ттл).
- •18.4. Транзисторно−транзисторная логика с диодами Шоттки (ттлш)
- •3. Логика на основе комплементарных ключей на моп-транзисторах (кмоп)
- •4. Шифраторы
- •5. Дешифраторы
- •6. Мультиплексоры
- •7. Демультиплексоры
- •8. Сумматоры
- •9, Вычитатели
- •10, Цифровые компараторы
- •11, Перемножители
- •16,,,,,,,,,Реверсивные счетчики.
- •18,,,,,,,,,,Сдвиговые регистры.
- •25.2. Сдвиговые регистры
- •17,,,,,,,,,,Разновидности регистров. Параллельные регистры.
- •19,,,,,,,,,,Реверсивные регистры.
- •20,,,,,,,,,,,Запоминающие устройства. Разновидности, характеристики.
- •21,,,,,,,,,,Структуры зу.
- •23,,,,,,,,,,,,,Пзу и ппзу.
- •24,,,,,,,,,,,,,,,,,,,,Flash-память.
- •25,,,,,,,,,,,,,,,,,,,Озу типа fram.
- •26.7. Построение плат памяти
- •26,,,,,,,,,,,,,,,,,,,Плис. Общие понятия. Разновидности.
- •27,,,,,,,,,,,,,,,,,,Программируемые логические матрицы (pla).
- •28,,,,,,,,,,,,,,,,Программируемая матричная логика (pal), базовые матричные кристаллы (ga).
- •27.4. Базовые матричные кристаллы (ga)
- •29,,,,,,,,,,,,,,,,,,,,Программируемые вентильные матрицы (fpga). Программируемые коммутируемые матричные блоки (cpld)
- •27.6. Программируемые коммутируемые матричные блоки (cpld)
- •30,,,,,,,,,,,,,,,,,,,,Программируемые аналоговые интегральные схемы (fpaa)
- •31,,,,,,,,,,,,,,Плис типа «система на кристалле» (SoC).
- •32,,,,,,,,,,,,,,Цап. Общие положения. Погрешности цап.
- •28.7. Параметры цап
- •33,,,,,,,,,,,,,,Цап с суммированием токов.
- •34,,,,,,,,,,,,Цап типа r-2r.
- •35,,,,,,,,,,,,,Сегментированные цап.
- •36,,,,,,,,,,,,,,,Цифровые потенциометры. Цап прямого цифрового синтеза.
- •28.6. Цап прямого цифрового синтеза
- •37,,,,,,,,,,,,,,,,,,Ацп. Общие положения. Параметры ацп. Погрешности ацп.
- •38,,,,,,,,,,,,, Разновидности ацп. Параллельные ацп.
- •39,,,,,,,,,,,,,,,Ацп поразрядного уравновешивания.
- •40,,,,,,,,,,,,Конвейерные ацп.
4. Шифраторы
На выходе шифратора (кодера) устанавливается двоичный код, соответствующий десятичному номеру возбужденного информационного входа. В условном обозначении шифраторов используются буквы СD (от англ. Сoder).
Шифратор может быть использован как для представления (кодирования) десятичного числа двоичным кодом, так и для выдачи определенного кода (его значение заранее выбирается) при нажатии клавиши с соответствующим символом. При появлении этого кода система оповещается о том, что нажата определенная клавиша клавиатуры.
Аналогично дешифраторам, шифраторы бывают полные и неполные.
Для полного шифратора выполняется условие:
n = 2N, (20.2)
где n – число входов, N – число выходов.
При этом предполагается, что сигнал, соответствующий логической единице, в каждый момент времени подается только на один вход.
Схема шифратора, использующая элементы ИЛИ.
На
практике часто используют шифратор с
приоритетом. В таких шифраторах код
двоичного числа соответствует наивысшему
номеру входа, на который подан сигнал
«1». На приоритетный шифратор допускается
подавать сигналы на несколько входов,
а он выставляет на выходе код числа,
соответствующего старшему входу.
приоритетного шифратора является микросхема К555ИВЗ
Шифратор имеет 9
инверсных входов, обозначенных через
.
Аббревиатура
обозначает «приоритет». Шифратор имеет
четыре инверсных выхода
.
Аббревиатура
означает «шина».
5. Дешифраторы
Дешифратором называют преобразователь двоичного n-разрядного кода в унитарный позиционный 2n-разрядный код, все разряды которого, за исключением одного, равны нулю. Дешифраторы бывают полные и неполные.
Для полного дешифратора выполняется условие:
N = 2n, (20.1)
где n – число входов, N – число выходов.
Если в работе дешифратора используется неполное число выходов, то такой дешифратор называется неполным. Так, например, дешифратор, имеющий 4 входа и 16 выходов, будет полным, а имеющий только 10 выходов является неполным. В условном обозначении дешифраторов используются буквы DC (от англ. Decoder).
Входы дешифраторов принято обозначать их двоичными весами. Кроме информационных входов дешифратор имеет один или более входов разрешения работы обозначаемых как Е (Enable). При наличии разрешения по этому входу дешифратор работает описанным образом, при его отсутствии все выходы дешифратора пассивны.
Из анализа этих соотношений следует, что рассматриваемый дешифратор преобразовывает каждое двоичное двухразрядное число в одну логическую единицу на соответствующем выходе.
В качестве неполного дешифратора можно привести микросхему К555ИД6
Дешифратор имеет
4 прямых входа, обозначенных через
(адресных) и 10 инверсных выходов. Цифры
определяют десятичное число, соответствующее
заданному двоичному числу на входах..
Если на входе – двоичное число, превышающее 9 (например, на всех входах единицы, что соответствует двоичному числу 1111 и десятичному числу 15), то на всех выходах – логическая единица.
Благодаря наличию
входа разрешения можно наращивать
размерность дешифраторов. Так, используя
5 дешифраторов
,
можно построить дешифратор