- •18.2. Характеристики и параметры логических элементов
- •2. Транзисторно−транзисторная логика (ттл).
- •18.4. Транзисторно−транзисторная логика с диодами Шоттки (ттлш)
- •3. Логика на основе комплементарных ключей на моп-транзисторах (кмоп)
- •4. Шифраторы
- •5. Дешифраторы
- •6. Мультиплексоры
- •7. Демультиплексоры
- •8. Сумматоры
- •9, Вычитатели
- •10, Цифровые компараторы
- •11, Перемножители
- •16,,,,,,,,,Реверсивные счетчики.
- •18,,,,,,,,,,Сдвиговые регистры.
- •25.2. Сдвиговые регистры
- •17,,,,,,,,,,Разновидности регистров. Параллельные регистры.
- •19,,,,,,,,,,Реверсивные регистры.
- •20,,,,,,,,,,,Запоминающие устройства. Разновидности, характеристики.
- •21,,,,,,,,,,Структуры зу.
- •23,,,,,,,,,,,,,Пзу и ппзу.
- •24,,,,,,,,,,,,,,,,,,,,Flash-память.
- •25,,,,,,,,,,,,,,,,,,,Озу типа fram.
- •26.7. Построение плат памяти
- •26,,,,,,,,,,,,,,,,,,,Плис. Общие понятия. Разновидности.
- •27,,,,,,,,,,,,,,,,,,Программируемые логические матрицы (pla).
- •28,,,,,,,,,,,,,,,,Программируемая матричная логика (pal), базовые матричные кристаллы (ga).
- •27.4. Базовые матричные кристаллы (ga)
- •29,,,,,,,,,,,,,,,,,,,,Программируемые вентильные матрицы (fpga). Программируемые коммутируемые матричные блоки (cpld)
- •27.6. Программируемые коммутируемые матричные блоки (cpld)
- •30,,,,,,,,,,,,,,,,,,,,Программируемые аналоговые интегральные схемы (fpaa)
- •31,,,,,,,,,,,,,,Плис типа «система на кристалле» (SoC).
- •32,,,,,,,,,,,,,,Цап. Общие положения. Погрешности цап.
- •28.7. Параметры цап
- •33,,,,,,,,,,,,,,Цап с суммированием токов.
- •34,,,,,,,,,,,,Цап типа r-2r.
- •35,,,,,,,,,,,,,Сегментированные цап.
- •36,,,,,,,,,,,,,,,Цифровые потенциометры. Цап прямого цифрового синтеза.
- •28.6. Цап прямого цифрового синтеза
- •37,,,,,,,,,,,,,,,,,,Ацп. Общие положения. Параметры ацп. Погрешности ацп.
- •38,,,,,,,,,,,,, Разновидности ацп. Параллельные ацп.
- •39,,,,,,,,,,,,,,,Ацп поразрядного уравновешивания.
- •40,,,,,,,,,,,,Конвейерные ацп.
35,,,,,,,,,,,,,Сегментированные цап.
В идеале изменения на выходе ЦАП от одной величины до другой должны проходить монотонно. На практике на выходе наблюдаются выбросы, амплитуда которых зависит от номера переключаемого разряда (рис.28.8). Эти выбросы обусловлены неодновременностью переключения источников тока, особенно когда источник тока старшего разряда подключается раньше, чем отключаются источники тока младших разрядов.
Для устранения этих недостатков применяются сегментированные ЦАП, в которых используются два вида преобразователей: ЦАП с суммированием токов (суммированием весовых токов, матрицей R-2R, с внутренними источниками тока) и простейшие строковые ЦАП с выходом по току или по напряжению (рис.28.9).
N-разрядная версия строкового ЦАП содержит 2N равных по величине последовательно соединенных резисторов. Выходной сигнал снимается с соответствующего отвода замыканием одного из 2N коммутаторов после декодирования N-разрядных данных. Строковые ЦАП с выходом по току имеют параллельно соединенные резисторы равных номиналов, требуемый ток задается одновременным замыканием ключей.
Принцип построения сегментированных ЦАП заключается в том, чтобы старшие разряды, дающие наибольшие погрешности, отделить от младших и преобразовать их в аналог с помощью строкового ЦАП, дающего малые кодозависимые помехи, младшие разряды преобразовать в аналог с помощью обычной двоичной схемы ЦАП, а на выходе произвести суммирование двух выходных сигналов, соответствующих младшим и старшим разрядам.
Пять старших разрядов декодируются из двоичного в позиционный код, который управляет строковым ЦАП.
Входной 10-ти разрядный регистр предназначен для ввода и хранения входного двоичного параллельного кода. Дешифратор преобразует пять старших разрядов входного параллельного кода в позиционный 31-разрядный код. Таким образом второй 36-ти разрядный регистр хранит 31-ти разрядный позиционный код старших разрядов и пятиразрядный параллельный двоичный код пяти младших разрядов. Этот регистр необходим из-за задержки прохождения сигналов через дешифратор. Позиционный код поступает на строковый ЦАП, младшие пять разрядов – на двоичный ЦАП с параллельным входным кодом, как правило, с суммированием токов и с матрицей R-2R. На выходе токи этих двух ЦАП суммируются.
Максимальный уровень кодозависимой помехи, вызванной неодновременностью коммутации ключей, не превышает 3,1% от полной шкалы. Эти выбросы легко могут быть сглажены выходными фильтрами.
36,,,,,,,,,,,,,,,Цифровые потенциометры. Цап прямого цифрового синтеза.
Основу цифровых потенциометров составляет резистивная матрица, как правило, из 256 резисторов равного сопротивления, соединенных последовательно (рис.28.12).
Вывод С через ключи S0…S255 может подключаться к любой точке резистивной цепи в зависимости от входного кода. Входной двоичный код преобразуется дешифратором 8×256 в позиционный код, управляемый ключами.
Простейший 8-ми разрядный одноканальный цифровой потенциометр AD8400 фирмы Analog Device (рис.28.13) содержит входной регистр, декодер, 256 ключей и резистивную сетку. Входной код записывается в последовательном виде.
Достоинством данной схемы является высокая линейность и монотонность переходной характеристики. Недостатком схемы является необходимость изготовления большого количества резисторов с одинаковым сопротивлением.
Основными областями применения цифровых потенциометров являются перестраиваемые фильтры, линии задержки,
времязадающие цепи; схемы перестройки коэффициента передачи, усиления, уровня; согласование импедансов и замена механических потенциометров.